能不能把收发信机数字化？ [复制链接]

能不能把收发信机数字化，这样做是不是对技术要求高，或者原件难找，我想现在什么都数字化了，ham是不是也可以改一下。

好主意，值的ham朋友们研究、关注！！！:) 更希望前辈们发表一下看法！

何为数字化？
pll早就数字化了
传播数字化？内部电路数字化？
数字化的东西并不一定是好东西

如果仅仅是cw或话音通联，模拟的也很好了。
其实sstv可以算是一种数字传输了吧？

sdd系列的到是数字化，但性能一般。

就没有意义了

顶、精彩！

希望大佬们继续发表、交流！

早在n年前就已经实现了,现在全世界都在研究将其小型化,廉价化!

从数字无线电到软件无线电从数字无线电到软件无线电
    □   北京邮电大学 陈 曦 廖建新 胡健栋
    数字无线电技术
    人类文明的继承和发展从来就是与信息技术领域的进步和突破密不可分的。自马可尼于１９０１年第一次实现横跨大西洋的无线通信开始，无线通信作为一种实用的通信方式已有近一个世纪的发展历程。习惯上我们根据信源信息描述形式的不同，将通信系统划分为模拟和数字两大类。最初，信息是以模拟形式被描述和传递的，譬如语音和图像信息等直接以调幅或调角的方式进行调制解调，这被称作模拟通信系统。模拟通信技术的发展造就了今天广播和电视的普及。１９４８年，Ｓｈａｎｎｏｎ发表了其著名的信道编码理论，指出只要满足信道的容量约束和信噪比约束，数字信号在理论上就能够以任意低的误码率传输。这揭示了信息数字化描述的巨大好处，它允许人们将多年来在数学领域取得的丰硕成果应用到信息的编码、纠错、判别等处理领域，为数字通信技术的迅猛发展提供了充足的理论工具；同时，信息的数字化描述为拓展通信系统的业务范围，实现多种媒体的通信提供了广阔前景。从概念上说，数字通信技术从一开始就具备了″数字无线电″的一定特征，因为至少接收机中基带信号的后处理以及发射机中基带信号的预处理是数字化的。但是，现在″数字无线电″一词更多地被用来描述那些将数字信号处理技术应用于基带信号处理、调制和解调、中频甚至射频信号处理的无线通信系统。
    图１所示为典型的采用数字无线电技术的通信系统。为简便，我们设原始信息为数据流。在发射端，输入的数据流在数字信号处理模块被编码、调制后，经Ｄ／Ａ变换器形成中频或射频信号；在接收端，或直接将来自天线的射频信号抽样，或在中频，或在基带将信号抽样为数字信号，而后送至数字信号处理模块分析处理，恢复出原始信息。当然，为构成一个完整的通信系统，尚需带通滤波器、混频器、射频功放、低噪声放大器以及双工器等部件，这些在图１中已有标识。

    数字无线电的实现
    数字无线电技术是由若干项具体技术构成的。目前，人们的研究重点放在智能天线技术、射频或中频抽样技术、数控振荡器技术、数字滤波器技术等方面。不难看出，数字无线电技术的实现很大程度上取决于现代微电子技术的进步。为实现收信机射频信号的直接抽样以及发信机射频信号的直接输出，要求Ａ／Ｄ和Ｄ／Ａ变换器能工作在ＧＨｚ频段上；系统日益提高的多址能力要求收发信机工作在高信噪比下，这对Ａ／Ｄ、Ｄ／Ａ器件的有效位数提出了更高要求，一般应在１０位以上；复杂的信道编译码，高速的基带速率，以及日益丰富的业务种类，都要求有高性能的数字信号处理器件。在Ａ／Ｄ和Ｄ／Ａ器件上，一些价格较低廉的产品已能工作在中频频段，典型的产品如ＡＤ公司的ＡＤ９４３２（１２，１００
    ＭＳＰＳ ＡＤＣ），ＡＤ９７７２（１４位，３００ ＭＳＰＳ
    ＤＡＣ）等。而Ｍａｘｉｍ、ＡＤ和ＴＲＷ等公司均宣布了ＧＨｚ频段的产品，只是由于价格因素尚未普及。
    在数字信号处理模块的实现上，基本的趋势为ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ，数字信号处理器）和ＦＰＧＡ（Ｆｉｅｌｄ
    Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ，现场可编程门阵列）、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ
    Ｃｉｒｃｕｉｔｓ，专用集成电路）并举，通用型ＤＳＰ和专用型ＤＳＰ并举。可以简单理解为，ＤＳＰ以软件方式，ＦＰＧＡ和ＡＳＩＣ以硬件方式实现数字信号处理算法。由于ＤＳＰ和ＦＰＧＡ均具备可编程能力，它们比较适合下文所述的软件无线电的需要。
    ＤＳＰ可分为通用和专用两大类。通用的ＤＳＰ产品指令集较复杂，功能较全面，ＴＩ、ＡＤ、Ｍｏｔｏｒｏｌａ、Ｌｕｃｅｎｔ等公司均有系列的通用ＤＳＰ产品。在速度上，通用ＤＳＰ已能达到ＧＩＰＳ（每秒１０９次）量级，如ＴＩ的ＴＭＳ３２０Ｃ６ｘｘ系列。而专用ＤＳＰ为某特定算法而设计，指令集较为简单，速度也较快。目前应用得较多的产品有Ｉｎｔｅｒｓｉｌ公司（原Ｈａｒｒｉｓ的半导体部门）的ＨＳＰ５０２１４／２１５、ＨＳＰ５００１６，Ｇｒａｙｃｈｉｐ公司的ＧＣ１０１２、ＧＣ４０１４，以及ＡＤ公司的ＡＤ６６２０／２２／２４等。由于专用ＤＳＰ的功能有限，灵活性不足，它们一般要和通用ＤＳＰ结合使用。ＤＳＰ的发展另一方面表现为编译软件的优化，使得用高级语言进行编程成为可能。
    ＦＰＧＡ生产工艺的改进迅速提高着它的门阵列数目，目前已达数百万门（如Ａｌｔｅｒａ公司的ＡＰＥＸ２０Ｋ系列），其应用也由最初的ＴＴＬ中规模电路的简单替代发展到对信号处理模块以至子系统的集成。最近有人提出了Ｓｙｓｔｅｍ
    Ｏｎ ａ
    Ｃｈｉｐ的概念，形象说明了ＦＰＧＡ卓越的集成能力。ＦＰＧＡ的发展另一方面同样表现在硬件描述语言和编译软件的进步上，硬件设计日益软件化。目前，应用较多的ＦＰＧＡ产品包括Ａｌｔｅｒａ公司的ＦＬＥＸ和ＡＰＥＸ系列，Ｘｉｌｉｎｘ公司的Ｖｉｒｔｅｘ系列等。以往的概念是，ＦＰＧＡ为系统原型以及小批量试生产时使用，在大规模生产时需转化为ＡＳＩＣ以降低成本。但随着技术的进步，ＦＰＧＡ的成本已降低到一般可以接受的地步，加上其固有的可重复编程能力，目前出现了ＦＰＧＡ和ＡＳＩＣ并驾齐驱的势头。
    数字信号处理理论上的进展也直接推动了数字无线电技术的进步。尽管在硬件上，ＤＳＰ芯片运算能力的提高速度非常惊人，但人们还是在不懈地追求算法的优化。而算法的发展也极大推动了ＤＳＰ芯片内部结构的改进。一些耗费大量软件资源的常用算法被固化为硬件实现，比如有限冲击响应滤波器（ＦＩＲ）、最小均方算法（ＬＭＳ）和快速富立叶变换（ＦＦＴ）等。另外，算法的存储容量（空间）和计算速度（时间）往往是一对矛盾，在进行算法优化时，人们总是根据实际情况选择不同的侧重点。
    嵌入式控制器（Ｅｍｂｅｄｄｅｄ
    Ｃｏｎｔｒｏｌｌｅｒ，可理解为专用系统的ＣＰＵ）的发展，以及与之相关的多任务操作系统的完善同样是数字无线电技术重要的却容易被忽略的一方面。嵌入式控制器一方面需要对整个通信系统的内部各模块进行控制，另一方面要接受系统使用者的干预，以实现对系统的配置、升级等功能。Ｍｏｔｏｒｏｌａ公司的ＰｏｗｅｒＰＣ、ＭｏＣＯＲＥ、ＭＣ６８３００系列，Ｉｎｔｅｌ的ＭＣＳ５１、ｉ９６０等均是久负盛名的嵌入式控制器。而ＭＲＩ的ＶＲＴＸ、Ｍｏｔｏｒｏｌａ的ＲＴＥＫ等嵌入式多任务操作系统也为人们所熟知。
    以上我们着重讨论了数字无线电技术在数字通信系统中的应用。应该指出的是，尽管微电子技术和数字信号处理理论的进步使数字无线电技术的前景日益明朗，但目前的技术水平离数字无线电的完全实现还有一段距离。同时，广受关注的下一代移动通信系统对数字无线电技术也提出了新的挑战。另一方面，值得注意的是，模拟通信系统并不排斥数字无线电技术，相反，数字无线电技术在模拟通信系统中的部分应用对系统的性能提高、结构优化和成本降低提供了广阔的空间。市面上的数字调谐收音机，数码电视就是很好的例子。总之，数字无线电技术为通信系统的发展注入了非凡的活力，它的日益成熟为软件无线电的提出和发展作了充分而必要的准备

    软件无线电
    软件无线电源于军事领域对通信系统灵活性的特殊需要。冷战期间，美国军方一直寻求一种″全能″的接收机作为获取军事情报的得力工具。为此，他们投资对软件无线电的概念及其实现方法，主要是高速数字采样与处理技术进行了长期的研究。７０年代后期，ＭＩＴＲＥ公司在美国国防部的要求下研制出了第一种工作于ＶＬＦ频段的软件无线电接收机。１９９４年，在美国国防部高级研究项目局（ＤＡＲＰＡ）的主持下，军用软件无线电系统ＳＰＥＡＫｅａｓｙ进行了第一阶段的展示。按计划，该项目的第二阶段将完成对１５种军用无线电系统的软件实现。ＳＰＥＡＫｅａｓｙ的进展直接催化出了软件无线电论坛ＭＭＩＴＳ（Ｍｏｄｕｌａｒ
    Ｍｕｌｔｉｆｕｎｃｔｉｏｎ Ｉｎｆｏｒｍａｔｉｏｎ Ｔｒａｎｓｆｅｒ
    Ｓｙｓｔｅｍｓ）的成立及其日益活跃，也直接促进了软件无线电在民用通信领域的应用研究。
    软件无线电在民用领域日受重视的原因主要是，现行通信系统技术标准多种多样，各技术标准和相应系统间难以兼容。比如目前第二代移动通信系统的标准有ＧＳＭ、ＤＡＭＰＳ和ＰＣＳ等多种，难以用统一的设备实现。而第三代移动通信系统目前仍存在着标准之争，采用软件无线电来适应不同标准不失为一可行之道；另一方面，通信技术发展十分迅速，旧的系统不断改进，新的系统迅速涌现，人们需要一种比彻底淘汰旧设备更为经济的系统升级方法，而软件无线电的可编程特性便较好地适应了这一需求。
    如图２所示，软件无线电的典型结构是一种开放的模块化结构，在物理实现上是一个采用了数字无线电技术的通用硬件平台。通过实时的软件控制，用户能定义该平台的工作模式，包括工作频带、信号速率、调制方法、多址方式、接口协议、业务种类等。通过用户的定义，同一个硬件平台能实时地转变为不同技术标准的通信系统；通过软件的升级，在硬件平台不变的前提下，能及时适应某技术标准的最新进展。可以归纳出，软件无线电最突出的特点就是开放性和可编程性。
   
    从数字无线电到软件无线电
    这里我们就可以将″数字无线电″和″软件无线电″这两个既紧密联系，又有所区别的概念阐释清楚了。″数字无线电″侧重描述无线通信系统的实现方法，是一种技术手段；而″软件无线电″侧重形容一种崭新的实现无线通信系统的概念，是数字无线电技术的高级形式和抽象化。数字无线电技术是软件无线电实现的前提和基础，软件无线电是数字无线电技术发展的必然趋势。理论上说，具备软件无线电特点的无线通信系统并不一定是完全数字化的系统，只要系统的功能是可由软件定制的，亦即构成该系统的各个模块可编程，即使模块内部的某些结构暂时未数字化，我们也可以认为这是一个符合软件无线电概念的通信系统。但显而易见的是，通信系统数字化程度越高，系统的开放性和可编程控制能力就越强，就越是真正意义的″软件无线电″。
    可以预见，伴随着新千年的到来，人类社会的信息化趋势将进一步加快。社会对信息技术的需求从来就是信息技术进步的第一推动力，而信息技术的进步又是社会发展的重要源泉。当制约数字无线电技术发展的障碍被逐渐克服之后，软件无线电的时代就到来了。

用fpga设计软件无线电和调制解调器


本文以16-qam rf发射数据泵的设计为例，介绍利用fpga设计数字滤波器的技巧和器件选择方法，说明执行分布式计算时fpga比dsp的优越之处。

所有数字逻辑的基本结构
16-qam调制器
编码和码元映射
平方根升余弦滤波器
设计技巧
5 mhz载波
分布式计算(da)技术
滤波器的实现

用现场可编程门阵列(fpga)设计软件无线电和调制解调器可与dsp芯片媲美。虽然fpga可轻而易举地实现卷积编码器等复杂逻辑功能，但在实现大量复杂计算方面却有很大的缺陷。即使用最快的fpga来实现矩阵乘法器，其成本和性能也抵不上一个仅值5美元的dsp芯片。在用cad工具设计时dsp仍是首选芯片，但是随着分布式计算(da)技术的应用，fpga再次受到设计师的喜爱。

fpga的特性之一是结构灵活。事实上无线和调制解调数据通道的功能模块很容易映射到独立和并行的硬件节点上。采用一个只能分时运行的数字信号处理器时，调度多个时间要求紧迫的任务需要非常复杂的编程，而采用fpga就避免了这一问题。

我们将在设计16-qam射频发射数据泵的同时介绍fpga特性，并详细描述如何方便地把数据通道功能模块转换为xilinx 4000系列fpga的逻辑电路，从而准确地估计所需逻辑电路的数量。虽然满足相同系统需求及使用同一类型fpga的16-qam数据泵的设计曾在公开文献中发表过，但报道中的逻辑电路数量似乎比实际需要多得多。为了急于投放市场，产品很可能不用cad工具进行设计。完全依赖cad工具也未必总能得出最优的方案，还要付出大量辛勤的汗水、经验和创造性工作。

所有数字逻辑的基本结构

只要有足够的与非门及或非门等通用逻辑门即可构建任何数字逻辑。fpga具有充足的逻辑门。xilinx 4000系列的逻辑门采用真值表的形式，或者采用更为通用的16 字 x 1比特查找表(lut)的形式，它可实现四个输入变量(查找表的地址线)的任意布尔函数功能。由于产生的函数功能通常相当于多个与非门的组合，所以lut被视为基本的逻辑单元。xilinx 4000系列可配置逻辑模块(clb)包括两个16字的lut，可组合产生五输入变量的任意布尔函数。此外lut还可设置成两个16 x 1 ram或一个32 x 1 ram。

clb成二维方阵排列，clb及它们之间的互连可以分别配置。最小的xc4002包含一个8 x 8的clb矩阵，最大的xc4085xl则包含一个48 x 48的clb矩阵。每个lut连接一个高达100 mhz的触发器。

16-qam调制器

16-qam调制器包括rf发射数据泵的关键功能模块(见图1)。20-mbps串行数据分为4比特码元组(symbol)后，以每秒5兆码元的速率并行送至一个差分编码器和码元映射器(symbol mapper)。该映射器产生3比特的正交分量对。然后这些分量对由一对平方根升余弦滤波器进行脉冲整形，经过插值达到每秒20兆码元，再由5mhz载波进行调制，将各输出相加后进行数模转换。设计的关键是采用一对插值脉冲整形滤波器。

为了有效地实现这种设计方法，有必要在确定逻辑门的总数时，将编码和映射功能模块以及一个5mhz调制器也考虑进去。

编码和码元映射

在确定编码器和信号映射器的逻辑数目时，我们可以借鉴过去标准调制解调器的设计。如v.32中的编码器包括一个提供180度双相保护的差分编码器和一个能加入冗余以减小接收器的位误差率(ber)的卷积编码器。编码器和映射器都是有限状态机实现的，所有状态由五个寄存器(2.5个 clb)实现，连接逻辑由八个二输入异或门(4个clb)及三个二输入与门(1.5 clb)构成。在这个16-qam发送器中，一个串并转换寄存器(2个clb)捕获到四个20-mbps的串行比特后形成一个4比特码元，这样编码器就可以处理降低到每秒5兆码元的数据流，而这种速率clb很容易处理。数据通道控制需要沿着数据通道的寄存器进行时钟控制，所需clb的数量少于15个。接着，一个经编码的5比特输出码元对应映射器的地址线，很简单，该映射器是一对3比特输出的lut。

这些输出作为正交分量(i和q) 映射一个二维平面(星座)内的码元位置。64个交叉点(星)中仅有16个代表有效的码元位置。映射器的大小为32字 x 3比特 x 2 即6个clb。这些功能模块的clb总数是31个。

平方根升余弦滤波器

平方根升余弦滤波器是在传输通道的有限带宽内抑制码元相互干扰的一种可行方法。频谱由发射器和接收器单元分别调制，形成了平方根升余弦滤波器。滤波器形状及其系数用qedesign 1000软件辅助开发。图2为12比特定点计算的32抽头有限脉冲响应(fir)滤波器的响应图。我们将采用一个12比特滤波器模型并确定其逻辑门数(采用12比特量化的方式，qedesign程序仅需28个对称系数,但是这种设计方案将使用一个完全32抽头对称fir滤波器)。

设计技巧

平方根升余弦滤波器用于i、q两个通道上的频谱形成。当以每秒5兆采样速率产生i、q采样点时，滤波器为调制器产生每秒20兆的采样数据。这样，滤波器充当了一个1:4的插值器。相应的计算量(采用对称系数)为2通道 x 16阶对称抽头x每秒20兆采样点 = 每秒640兆乘法-累加运算。这一速度大大超过大多数定点dsp芯片的运行速度。现在fpga已成为一种很有吸引力的选择，但是，还要挑选一种滤波器形式使之能最有效地映射到基于clb的设计。

现在有多种逻辑电路的配置或形式可实现fir滤波器。最主要的有直接形式(即一种常用的软件模型)、带变量的转置形式(已由专用滤波器芯片实现)以及多相滤波器(适用于多速率应用)。但这些形式都不能采用对称系数的方法来减少乘法计算量。设计多速率滤波器的一个技巧是在采样点-系数平面标出信号流轨迹。

纵轴表示采样点，水平轴表示系数，画出的数据轨迹显示了90度翻转后滤波器的响应图。因为系数对称，只需列出一半滤波器系数。插入系数为k，即在输入采样点间填入k-1个零点，从而得到32抽头fir的v形轨迹。虽然输入数据采样点间隔为200 ns，但新的轨迹点必须每隔50ns一点。

由该图可以得出两种计算模型。第一种是转置形式的变形，其中非零输入采样值与所有32个系数的乘积在部分和寄存器中相加。32个乘积相加后并且滤波器的完全响应输出后，乘法-累加器电路可用于计算新轨迹。在此，每隔200ns进行32次mac运算。第二种模型是延迟相加，即fir滤波器的直接形式。正如在滤波器轨迹中所看到的，需要八个存储的采样值计算一个滤波响应。通过计算五个连续滤波器响应我们可观察到表1给出的模型。

由同样的八个采样点输入组可计算出四个连续的20mhz响应。只使用了两组滤波器系数。滤波器系数与每个采样数据组的第三和第四个响应( y d和y e )顺序相反。这些响应方程能映射到有效的fpga电路中吗？当然能！关键就是应用分布式计算技术，所有现行的设计工具都不具备这种算法。实现响应方程组以前，可先作一下简化。

5 mhz载波

载波调制的简单方程为：y(k) = yi(k)cos(wc*t) + yq(k)sin(wc*t)，其中wc为载波频率= 2p(5 mhz), i和q表示同相和正交的码元分量。

此方程每50 ns执行一次。一个码元周期内(200 ns)仅有四个载波值。这些值可以方便地定义为：cos(wc*t) = 1, 0, -1, 0和sin(wc*t)= 0, 1, 0, -1 ，1。

调制输出既不需要任何乘法或加法，也不需要每隔50ns计算一次i、q滤波器响应。50 ns计算一个i响应接着在下一个50 ns计算一个q响应，然后再计算i响应、q响应，周而复始。

分布式计算(da)技术

da是专门针对乘积和方程的一种计算技术，方程中的一项乘积因子是常数。da设计可实现门级高效率、串行位算法及高性能位并行运算，它是经典的串/并综合方案。da技术可应用于很多重要的线性、时不变数字信号处理算法，如滤波器(fir和iir)、变换(快速傅立叶变换[fft])及矩阵向量乘积，如8 x 8离散余弦变换(dct)。

二十多年前就有了da技术，已经证实它不适于可编程dsp的定点指令集结构。然而，da非常适于fpga实现，尤其是如xilinx clb的lut逻辑模块。用xilinx xc3000系列的fpga设计da fir滤波器早在1992年就已提出。

da电路中没有独立的乘法器。乘法是由lut完成的。da预存一个方程式中所有部分乘积项的和，并且根据所有输入变量位查表(此处为dalut)运算。串行da电路有一个独立的dalut，它从最低的有效位开始查表。部分乘积的输出和存储在累加器中，这种方法让我们想起了早期计算机中的移位相加子程序，连续的dalut输出累加到部分乘积的二进制下移累加和中。这样可得到一个真正的双精度结果。

滤波器的实现

平方根升余弦滤波器的数据通道由已可转换为clb的标准功能模块定义。每隔200ns将映射器输出的3比特i、q信号传至并串转换移位寄存器(psr)。ram移位寄存器(sr)链中存储了七个先前的码元。前三个滤波器响应y b , y c , y d与移位寄存器中的循环数据一起运算。psr还需要一个反馈通道，但ram sr在只读时循环受到模块寻址的影响。这里的模块有六个，前三次移位用于y b，紧接着的三次用于y c，最后三次则是用于y d。在计算y e时，数据沿sr链下移。这种模块寻址模式随着前级传输(写)的数据不断重复。所有十二次移位和相应的psr加载、ramsr寻址及写控制都来源于60mhz系统时钟。

由于相同的系数组要用于两个采样周期，一个用于i通道数据计算，另一个用于q通道数据计算，用一组dalut和2/1复用器将串行数据流导向相应的地址端口。这些端口可以表示dalut的结构。h 3端口的逻辑高电平选择部分乘积和包含h 3的所有内存地址。与此类似，h 7端口的逻辑高电平选择所有包含h 7的所有地址，h 3和h 7端口的逻辑高电平选择所有包含h 3和h 7的地址。剩余的六个系数仍采用这种模式。事实上，八个系数将需要2 8或256个字存储。对于12比特系数的情况，将需要 (每个clb为256/32 字) x 12 = 96 个clb。另一个诀窍是使用两个dalut，每个需要四个系数并增加它们的输出。这样clb的数目则减少到(2 x 24)/32 x 12 + 13/2 (并行加法器) = 18.5 个clb.

同样的简化也可用到以h 1开始的第二套滤波器系数中。采用2/1复用器可分时共享并行加法器。该加法器扩展为13个比特后，输入到前述执行移位和加法运算的标量累加器。当输入变量的符号位传输给dalut时，就进行减运算。此过程可通过在dalut输出增加exor门并向累加器第一级进位的标准方法来完成。对于负响应y d和y e，数据采样可不管符号位，而对所有的dalut输出数据取反来求补。

对于分数二进制补码格式的i、q数据，滤波器系数要进行调整以防在最后输出中溢出。十个最高有效位可加载到d/a转换驱动寄存器中。

滤波器数据通道的clb总数为71.5个，fpga输出端口带有触发器，可作为d/a转换的驱动寄存器。算上编码器(31个clb)及定时和控制功能(估计要少于50个clb)在内，总数大约为159个clb，正好可置于xilinx xc4000系列中较小(稍大于最小)的芯片中，即xc4005 (196个clb)。如果采用xilinx virtex等更高级的fpga器件，则可减少clb的数量并提高性能。

整个设计可确保60mhz系统时钟条件下的性能。数据流采取统一形式且单向传输。可以插入管道寄存器(不增加clb)以缩短组合路径。通过标量累加器的十四级的进位链是最长的组合路径。然而，通过内置预进位电路可确保足够的速度余量

这是一个比较现实的方案，供参考，现在 dsp 可以直接使用 ad 的 dsp 21xx 系列，而 adc 可以使用通信用的 ad9240.

基于欠抽样技术的软件单边带接收机



the software ssb receiver based on

undersampling techniques

　

黄葆华



[摘要]：理想的软件单边带接收机应该是对射频信号直接进行抽样，在通用数字信号处理器（dsp）中用软件完成单边带接收机的所有功能。但是，由于dsp速度的限制，目前对无线电接收机的软件化还只局限于中频。本文在讨论了欠抽样技术在软件单边带接收机中的应用的基础上，提出了一种对中频信号直接采样的软件单边带接收机的软硬件实现方案。

　[关键词]：欠抽样技术　数模转换器　数字信号处理器　软件单边带接收机



　

1　引言

　　目前，无线电台的功能主要是由模拟器件组成的硬件电路来完成，而且不同区域、不同级别、不同用途、不同波段的无线电台很多，无线电台的这些特点，不但使相互间的联合通信很困难，也给电台的功能的扩展增加了难度，同时最重要的是，它使电台无法适应新技术的飞速发展而及时地升级换代。因此，对来自天线的射频信号直接进行采样，以通用数字信号处理器(dsp)为硬件平台，用软件来完成无线电台的所有功能，这就是软件无线电，也是无线电台未来的发展方向。由此可见，研制新一代无线电台已迫在眉睫。

　　根据我国目前的经济情况，改造现有的模拟电台具有非常重要的意义，因为它是使通信设备向小型化、模块化、数字化和软件化过渡的一种切实可行的办法。

　　受硬件发展水平的限制（主要是dsp的速度），单边带接收机的改造工作只限于二中频以下部分（即设法用软件实现单边带接收机中频及基带功能）。改造后的单边带接收机的方案如图1所示。整个接收机分两大部分：模拟前端和数字中频及基带处理。在模拟前端部分，第一中频为100 mhz，这个频率保证了宽带输入滤波器能够抑制中频和其镜像达80 db，这个频率也可使用于第一中频窄带滤波的晶体滤波器成本降低。由于dsp能够实现1hz的细调谐，可使用在102 mhz～130 mhz范围调谐步长为1 khz的变频合成器。一中频放大器补偿了一中频混频器和一中频滤波器的损失。放大以后的信号与频率为99.544 mhz的固定振荡器信号混频。输出是频率为456 khz的二中频信号,这个频率使二中频混频器的镜像频率为99.088 mhz，在一中频滤波器中被衰减了80 db；在数字部分的设计中，二中频adc的抽样速率是一个重要的因素。数字信号处理器的效率和处理器所用的算法没什么关系，它很大程度上是由抽样速率决定的。抽样速率越高，效率越低；同样，抽样保持电路的非线性决定着adc的动态范围，而这个非线性又是受二中频的高低影响。二中频越高，动态范围越小。因此，在设计数字信号处理器时，希望用尽可能低的中频，使抽样速率尽可能低，以使接收机有大的动态范围，使数字信号处理器有高的效率。但在现有电台的改造工作中，二中频是一个确定值456 khz。因此，选取什么样的抽样速率直接关系到用软件能否实现中频及基带处理功能。


图1　前端模拟实现、中频以下用软件实现产单边带接收机框图





（a）是二中频带通带信号频谱；（b）抽样信号频谱；（c）欠抽样后信号的频谱




2　欠抽样技术在软件单边带中的应用

　　在频域中，抽样过程实际上就是原模拟信号的频谱的重复，重复周期等于抽样频率。当信号的频带不变而抽样速率降低时，重复频谱间的距离越来越近，抽样速率降到一定时，频谱开始出现混叠，这时信号将失真，这就是为什么抽样定理要求抽样速率至少为信号最高频率的两倍的原因。但当对带通信号进行抽样时，可采用欠抽样技术，即抽样速率可以小于信号最高频率的两倍。欠抽样技术又称谐波抽样或带通抽样技术。欠抽样技术是无线接收机应用中的一种理想技术。这种技术使得直接对射频或中频进行数字化成为可能。

　　如果对中频是456 khz的带通信号用一般的方法进行抽样，根据抽样定理的要求，抽样速率至少应为信号最高频率的2倍，我们假设抽样速率是1 mhz，则两个样点之间的间隔是1 000 ns。这个时间意味着，即使使用高达200 mips（每秒百万条指令）的数字信号处理器，也只能执行200条指令，这对单边带信号中频及基带的处理显然是不够的。如果使用价格可以接受的通用数字信号处理器，像tms320c25，在1 000 ns时间内只能执行10条指令。由此可见，采用一般的抽样方法，用软件来完成单边带接收机中频以下的功能是不可能，也是不现实的。由于单边带接收机的二中频信号是一个带通信号，因此我们可以利用欠抽样技术对其进行抽样。通过仔细分析，对于二中频频率为456 khz的带通信号，抽样频率可选用比1 mhz低得多的96 khz。二中频带通信号及抽样后信号的频谱如图2所示。

　　从频谱图上可以看出，二中频信号经过adc抽样后，变换成了中频频率为24 khz的低中频信号。同时频谱卷积也使抽样后的信号频谱发生了翻转，频谱翻转后的形式正好和接收信号相符（因为在一中频混频器中频谱已翻转过一次）。



3　抽样系统adc选用时应注意的问题

　　欠抽样技术可以低于信号最高频率的2倍对带通信号进行抽样，这意味着能够使用较低抽样率的adc，并因此有较高的性能和较低的成本。由于无线电接收机的输入信号一般都是带通信号。因此，欠抽样技术为无线电台在射频（rf）或中频（if）直接进行数字化带来了希望。但在实际应用时，欠抽样技术对adc的一些指标有特殊的要求，这一点和一般抽样是不同的。

3.1　抽样速率

　　在欠抽样系统中，adc的抽样速率可以低于带通信号最高频率的两倍，但不能小于带通信号带宽的两倍，这是由带通抽样定理所决定的。即在上述两者之间选取一个合适的抽样速率，使抽样后信号的频谱不发生重叠。

3.2　全功率输入带宽（full-power bandwidth）

　　在欠抽样系统中，adc的速率可以很低，但须强调的是，adc的输入电路即使在信号的最高频率上也要能有效地工作。这一技术要求是以adc的全功率输入带宽形式给出的。不过，全功率输入带宽到目前为止还没有一个标准的定义，而它的最一般的定义为满刻度输入信号时，从直流到adc输出振幅低于最大输出电平3 db的频率范围。对欠抽样系统来说，这是个非常重要的技术指标，因为当adc抽样高频输入信号时，宽的全功率输入带宽能确保平坦输出，这是欠抽样系统所期望的。但必须注意的是，adc技术指标给出的全功率输入带宽不是个极限值，因为当输入信号的幅度降低时，带宽会随之增加。

3.3　线性指标

　　理想欠抽样系统要求adc在对高频或低频输入信号抽样时有一样的性能。而事实上，随着输入信号频率的提高，adc的性能会恶化。因此，在选取欠抽样adc时，另一个必须要考虑的重要因素是adc的线性指标。在adc中描述线性的指标有：总谐波失真（thd）和互调失真(imd)。当输入信号频率较低时，这两个指标是微分非线性（dnl）和积分非线性（inl）的函数，而dnl和inl是adc的两个静态参数；当大幅度的高频信号输入时，和其它放大器一样，adc中的取样保持放大器跟不上信号的快速变化而无法保持其线性，从而使imd和thd增大，此时，抽样系统产生的imd和thd主要是放大器的非线性引起的。因此，当adc用于欠抽样时，应仔细检查线性指标以确定其在高频输入时的性能。

　　还应注意的是，adc的许多参数间是有联系的。例如：尽管adc的全功率带宽足够宽，但随着输入信号的频率趋近于全功率带宽时，其它一些指标，如thd、信噪比（s/n）会随之变化；小的输入信号会降低信噪比，但同时又会使输入带宽增大，使孔径抖动噪声下降。因此，在设计欠抽样系统时，应折衷考虑adc的频率响应和信噪比（snr）。

续



4　中频及基带处理的软硬件实现

4.1　硬件设计

　　软件实现的优点之一是硬件设计简单。主要的器件只需两个，一个是adc，另一个是通用数字信号处理器。dsp选用价格便宜的且容易买到的tms320c25。为保证欠抽样性能，adc的选取要特别慎重些，根据上述选取adc的准则，adc可选用ad公司生产的ad779。此器件的抽样速率为128 khz，分辨率为14位，全功率输入带宽为1 mhz，是一种适合于欠抽样系统用的adc。而且使用也很方便，它的输入阻抗很大(10 mΩ)，信号可直接与它连接。图3是中频及基带处理器的硬件原理图。时钟产生器输出频率为96 khz的时钟脉冲，此脉冲信号送到ad779的输入端()，在脉冲的下降沿到来时，adc开始对输入的中频信号数字化。大约8 μs以后完成转换，给出转换结束信号（eoc）。eoc翻转后产生的下降沿向数字信号处理器发出中断请求。于是，数字信号处理器向端口1发出读指令，读指令产生的地址信号和控制信号通过译码器产生输出使能信号(oe)送给ad779，然后ad779将数字化的信号放到数据总线（d0—d13）上去，数字信号处理器从总线上将数据取走。其中，由于tms320c25和ad799的速度不匹配，因此在读取数据的过程中，tms320c25需通过ready插入一个周期的等待时间。经过dsp处理后的数字信号通过数模转换器（dac）和低通滤波器还原为单边带话音信号。


图3　中频及基带处理器硬件原理图



图4　单边带接收机中频及基带功能软件实现原理图



4.2　软件功能

　　从中频带通信号到恢复单边带话音信号的所有功能都将由数字信号处理器来完成，其软件实现功能如图4所示。

　　（1） 中频信号下变频

　　中频下变频器的功能是将数字化的二中频单边带信号的中心频率变换到0频率，同时将实中频信号变换为复基带信号。复基带信号的实数部分和虚数部分分别用同相分量（i）和正交分量（q）来表示。在数字信号处理中通常需要这样表示的信号。

　　完成上述频率变换和复基带信号的转换需要一个复正弦信号产生器和两个相乘器。复正弦信号产生器包括一个相位累加器和正弦、余弦值产生器。相位累加器是一个模2π相加器，每个样点周期增加一个相位增量，这样就能产生在0～2π内连续变化的输出相位值，然后根据相位值计算出它的正弦和余弦值，分别与输入中频信号相乘产生正交及同相分量。

　　（2） 抽取

　　在数字信号处理器进行复杂处理之前必须将抽样速率尽可能降低。例如：tms320c25的指令速率为10 mhz，二中频的抽样速率为96 khz，则处理每个样点最多可使用125条单周期指令，要解调单边带信号，这个值太小。而且，对带宽为3 khz的基带信号来讲，96 khz的抽样速率实在过高。因此，二中频变换到基带后应进行抽取，使抽样速率和基带信号的带宽基本相符。如抽取因子为10（即10个样点取一个），则抽取后的抽样速率为9.6 khz，这个速率对于带宽为3 khz的基带信号而言它足够了。而在两个样点之间，dsp可执行1250条指令，完全可以完成所需的处理。

　　（3） 滤波

　　在抽样速率降低（即抽取）之前，对输入信号必须进行滤波以去掉带外不需要的信号，不然抽取后的频谱会出现混叠，从而引起失真，这个滤波称为抽取滤波。i支路和q支路的抽取滤波器是相同的，通常为有限冲击响应滤波器（fir），由于抽取前的抽样速率相对较高，这个滤波器可以简单一些。如果一步实现时间紧张的话，可采用分两步实现的方法（多步实现可使运算量大幅度下降）。抽取以后，信号再通过一个高性能的单边带（ssb）滤波器，这个单边带滤波器可以是一个有限冲击响应滤波器也可以是一个无限冲击响应滤波器（iir）。

　　（4） 单边带信号解调

　　单边带信号解调实际也是一种频率变换器（和中频变换器类似）。其功能是将单边带信号移到合适的频率上。完成这部分功能也需要一个复振荡器和两个相乘器。这个复振荡器通常称为差拍频率振荡器。首先，滤波后的同相分量（i）和正交分量（q）分别乘以振荡器的正弦和余弦输出值，然后两路乘积相加产生接收机的话音输出。

　　（5） 自动增益控制（agc）

　　滤波器出来的i和q分量送到包络检测器。包络检测器计算出由同相分量i和正交分量q表示的信号的幅度，此幅度为。而agc电路则使用此包络对模拟和数字增益进行控制，以调整其接收机的输出电平。同时，为避免由于带外信号引起的饱和，agc电路调整rf增益和数字增益的分配比例来保证adc不过载。



5　结束语

　　无线电台的数字化和软件化是未来无线电台的象征。随着adc和dsp器件速度及性能的提高，adc的位置越来越靠近天线，最终的目的是直接数字化来自天线的射频信号，并在通用dsp中用软件实现所有的功能，实现真正意义上的软件无线电台。以上虽然是针对单边带接收机讨论了其中频以下软件化的方法，但除单边带信号的解调外，带通信号的欠抽样、中频下变换和抽取这一系列处理方法对别的接收机同样适用。



参　考　文　献

1　wepman j a. analog-to-digital converters and their applications in radio receivers. ieee communication magazine, 1995(5): 39~45

2　 吕晶，黄葆华．关于全数字接收机中的采样技术．通信工程学院学报，1997，11（2）：31～40

3　黄葆华等．数字下变频器hsp50016的功能及其应用．军事通信技术，1997，18（2）：38～47

4　supert b. the dsp bottleneck. ieee communication magazine, 1995(5): 46~54

5　高治本，庄寿麟．edh1/sdh2-74型短波单边带电台原理．南京：通信工程学院出版社

本文选自“电信科学”

数字化的通讯工具我们天天都在用啊！：-）

最初由 bg2qax 发表
数字化的通讯工具我们天天都在用啊！：-）

也许是我涉世未深，自今我没见过一种数字化是单边带电台，甚至听都没听说过，不烦请楼上老兄介绍介绍哦！

最初由 bg2qax 发表
数字化的通讯工具我们天天都在用啊！：-）

数字化的通讯工具我们天天都在用啊！：-）
--------------------------------------------------------------------------------



的确，在我们身边到处都是数字化电子产品。也许是我涉世未深，就是自今我没见过一种数字化的单边带电台，甚至听都没听说过，只听说过在海湾战争期间，有跳频电台什么的，那是不是数字化的单边带？不烦请楼上老兄介绍介绍现阶段的数字化单边带，也让朋友们开开眼界哦！

那就是手机呀

高频方面全部实现数字化，目前还不太可能，很多技术目前很难达到

全部数字化，主要存在 dsp速度和误码率高等一些问题，现在最好的是变频。边带滤波都可采用数字化，要比采用硬件的方便多了，并且精度也很高，但是技术难度大！

rolleyes:

'

能不能把收发信机数字化，这样做是不是对技术要求高，或者原件难找，我想现在什么都数字化了，ham是不是也可以改一下。

'
你们说了半天，
别忘了？
业余无线电的性质。
首先用明语明码通信，
世界的业余无线电能发展今天，
就是保持它古老的风貌，
否则，
今天的》》》》》》》》》》》》》》》！！！！！！！！！！！！！！