B210 核心芯片AD9361 官网资料
AD9361是专为3G和4G基站应用而设计的高性能，高度集成的射频（RF）敏捷收发器。 其可编程性和宽带功能使其成为广泛收发器应用的理想选择。 该器件将RF前端与灵活的混合信号基带部分和集成频率合成器相结合，通过为处理器提供可配置的数字接口，简化了设计。 AD9361接收机LO的工作频率为70 MHz至6.0 GHz，发射机LO的工作频率范围为47 MHz至6.0 GHz，涵盖大多数许可和非授权频段。 支持从小于200 kHz到56 MHz的信道带宽。
两个独立的直接转换接收器具有最先进的噪声系数和线性度。 每个接收（RX）子系统包括独立的自动增益控制（AGC），直流偏移校正，正交校正和数字滤波，从而不再需要数字基带中的这些功能。 AD9361还具有灵活的手动增益模式，可以从外部控制。 每个通道的两个高动态范围模数转换器（ADC）对接收到的I和Q信号进行数字化，并通过可配置抽取滤波器和128抽头有限脉冲响应（FIR）滤波器来产生12位输出信号适当的采样率。
发射机采用直接转换架构，通过超低噪声实现高调制精度。 该发射机设计产生了<-40 dB级别的最佳TX误差矢量幅度（EVM），为外部功率放大器（PA）选择提供了显着的系统裕量。 板载发射（TX）功率监视器可用作功率检测器，实现高精度TX功率测量。
完全集成的锁相环（PLL）为所有接收和发送通道提供低功率分数N频率合成。 通过分频双工（FDD）系统要求的信道隔离被集成到设计中。 所有VCO和环路滤波器组件都集成在一起。 AD9361的核心可以直接从1.3 V稳压器供电。 IC通过标准4线串行端口和4个实时输入/输出控制引脚进行控制。 包括全面的掉电模式，以最大限度地减少正常使用时的功耗。 AD9361封装在10 mm×10 mm，144球芯片级封装球栅阵列（CSP_BGA）中。
推荐稳压器
对于高性能LDO稳压器，我们建议使用ADP1755或ADP5040 。
为了高效率，降压，直流到直流调节器，我们建议使用ADP2164 。
推荐时钟驱动
对于Quad / Octal网络时钟驱动程序，我们建议使用AD9548 。
推荐的低噪声放大器（LNA）
对于高性能，低噪声和高增益，我们建议使用ADL5521或ADL5523 。
推荐PLL
对于具有集成VCO的通用宽带PLL，我们建议使用ADF4351 。
推荐的射频驱动放大器
对于具有可调偏置的定制OIP3和P1dB性能，我们建议使用ADL5320， ADL5321或ADL5324 。
推荐的RF / IF增益块放大器
对于宽带20dB线性放大器，我们建议使用ADL5602
[ 此帖被狂奔的火腿在2017-03-31 03:27重新编辑 ]
