STM32F40x改善I2S时钟抖动的一种可能方法 [复制链接]

根据研究hifi的某童鞋的说法，stm32 i2s时钟的抖动指标较差。PLL为引起时钟抖动（相噪恶化）的来源之一，F4手册提供的指标为均方根值90ps、峰峰值正负280ps（MCLK=12.343MHz），该抖动约为时钟周期的千分之几量级。

研究F4的时钟结构，可发现下图所示路径：

HSE晶振振荡器可直接由MCO1输出至片外，而I2S也有一个外部时钟输入I2S_CKIN。“碰巧”的是，MCO1是引脚PA8对应的第二功能，I2S_CKIN是引脚PC9对应的第二功能，而这两个引脚是挨着的，如下图所示。

因此，我们只要选择合适的HSE晶振频率，将PA8和PC9用一条不能再短的走线短接，再通过合理的寄存器配置，即可跳过PLL环节提供正确频率的MCLK输出。

由于F4的MCLK路径中有一个无法禁止的2分频，所以要想获得12.288MHz的MCLK（96k采样常用），需要使用24.576MHz的HSE晶振。

该用法电路可行性已经验证，但因为没有合适的仪器无法实测抖动值。有兴趣的盆友可以一试。

如果楼主有可供测试的电路板，可以到我这里来测试一下。

这个要顶呀，MCU的内部PLL其实就是个FLL，充其量长期频率能达标，但是相噪真的大的不得了。用12.288M基数的TCXO来做MCU主时钟和ADC的时钟一举两得。这个贴要顶！

用STM32的ADC直接采IQ的的各位仁兄是如何解决这个问题的？反正我采了，动态范围只有50多dB，捉急呐。

几个都厉害

内容来自[手机版]

赞，技术贴。
高阶的数字示波器可以测时钟的抖动（Jitter）。

内容来自Android手机客户端

BG8AAS:用STM32的ADC直接采IQ的的各位仁兄是如何解决这个问题的？反正我采了，动态范围只有50多dB，捉急呐。 (2014-08-27 19:26) 

那玩意自己的ADC就不能干这个。

90ps的RMS抖动，用比较好的计数器如SR620就可以测出来的。

BG8AAS:用STM32的ADC直接采IQ的的各位仁兄是如何解决这个问题的？反正我采了，动态范围只有50多dB，捉急呐。 (2014-08-27 19:26) 

建议老兄看一看ADI的AN-835.

这里这里

这个东西是比较讨厌，STM32F4用I2S总线的时候SDIO是不能用的

如果你的MCU系统上只有一个晶振的话，这个晶振最好照顾单片机的外部设备，比如说USB的频率

要求高的话I2S可以独立使用个晶体（比如音频解码器）。