请教一个PLL电路 [复制链接]

原文和电路在这：http://www.qsl.net/va3iul/144mhz%20all%20mode%20transceiver/2m_allmode.html 但很少的说明。
他的原理是不是这样的：lc的1－3m通过4011转换成方波送4046相位比较器2，44m三倍频后与3362的vco输出差频后也通过另外一个4011转方波后送入4046比较器2，然后输出误差电压控制3362的vco。
这个思路很特别成本也极低。可是，1－3m的lc震荡的稳定度一定不高，拿它来做比较，这样的pll还有什么意义呢？

锁相环的频率稳定度不取决于vco的频率稳定度，只取决于参考信号的频率稳定度。
锁相环中，vco的性能决定的是相位噪声。

当然，相位噪声也可以认为是频率的稳定程度的一个指标，不过这只是瞬间频率稳定度。
通常所说得凭率稳定度指的是一个相对较长的时间范围内的频率稳定度，比如短期频率稳定度的时间长度起码是以秒为单位的时间，甚至是以分、小时为为时间单位测量的频率稳定程度；而长期稳定度则是指以天、月甚至以年为时间单位测量的频率稳定程度。

[quote=一异]锁相环的频率稳定度不取决于vco的频率稳定度，只取决于参考信号的频率稳定度。[/quote]
那这个电路他的参考信号是哪个？ 难道不是通过调365pf可变电容改变频率，范围在1－3兆的那个lc震荡器吗？

不好意思，我回答的时候没看电路图，只是我看到你问pll就这样回答了。
电路图我打开看了一下，没看明白，主要是因为我不记得这里面用的芯片的管脚定义了。

我没看图，就算看了我也不懂。不过楼主分析可能是正确的，频率低的可能比频率高的稳定，经监频锁定后vco的频率就和频率低的稳定度相当。否则用pll就是多余了，不知我说得对不对，