打算做一个双环PLL,步进频率100HZ [复制链接]

连接在这里 前几天做了一些pcb版,打算配套做一个双环的pll,希望大家给点意见!我发觉最大的问题在于那个相加和带通不好搞啊!大家有什么意见吗?欢迎交流

混频，lpf，呵呵，乱说的。

我想与其这么麻烦，为什么不用个分数n的频合ic呢？

请2楼提供详细一点的资料,谢谢!哈哈

比如
adf4153 single fractional-n 4000 - -213 250 4/5; 8/9 12 - - 16-lead tssop; 20-lead csp $2.25
adf4154 single fractional-n 4000 - -213 250 4/5; 8/9 12 - - 16-lead tssop; 20-lead csp $2.25
adf4156 single fractional-n 6000 - -213 250 4/5; 8/9 12 - - 16-lead tssop; 20-lead csp $3.00
adf4157 single fractional-n 6000 - 207 300 - 29 - - 16-lead tssop; 20-lead csp $3.21

不过我是个懒人，就直接用adf7012，adf7020-1 输出滤波当本振了。上面两个芯片我都做过板子，目前对adf7020-1比较满意，但所用的元件多了一些。

元件好采购吗?国内不好买哦!

adf7012好像不好买，当时是申请的样片。

adf7020 和 adf7020-1 国内还是比较好买的，去年买的价格大概是25元一片吧，目前不清楚了。

你这个方案好象行不通。

'

你这个方案好象行不通。

'
不知道你有什么好的建议?我现在元件还没有采购回来!这个图是我在网络上找到的!

去拆台ssd004b吧,它是小数分频双环的,步进10hz

ssd004b含高中频二次变频中短波接收机所需要的全部零件,目前市场行情好像500元左右.

目前国内尚没有能够在国家标准范畴内达到ssd004b的水平的收信机套件,建议设计大师们能够出点改进它的点子,使之成为接收打败wj8718的100瓦电台

'

ssd004b含高中频二次变频中短波接收机所需要的全部零件,目前市场行情好像500元左右.
目前国内尚没有能够在国家标准范畴内达到ssd004b的水平的收信机套件,建议设计大师们能够出点改进它的点子,使之成为接收打败wj8718的100瓦电台

ƍei老大,打拜军机是何等的艰难,不说别的,那些滤波器的设计,电路屏蔽措施,元件工艺,都不是我们业余人士能够做得好的!汗一个!

我觉得你的两个环混频的地方不对，应该把主环和副环的输出混频，再把混频后的和频或差频送进pll芯片，也就是送进你图中的右边那个除以n2的那个输入端。至于两个环的参考频率也就是你图中的fr1和fr2最好是同一个频率。供你参考。

'

我觉得你的两个环混频的地方不对，应该把主环和副环的输出混频，再把混频后的和频或差频送进pll芯片，也就是送进你图中的右边那个除以n2的那个输入端。至于两个环的参考频率也就是你图中的fr1和fr2最好是同一个频率。供你参考。

'
谢谢你的意见.不过我觉得道理是一样的吧,无非他是把混频做在了基准频率上啊!不过那滤波器是不好做!

按照你的这个方案，你改变副环频率的时候，主环的参考频率也就变了，这意味着你改变主环的分频比的时候，每步的频率步进是变化不定的，你怎么计算你的分频比呢？我看了其它的pll，不管是多少环，每个环的参考频率都是一个定值，我自已成功做了两个也是一样。

'

按照你的这个方案，你改变副环频率的时候，主环的参考频率也就变了，这意味着你改变主环的分频比的时候，每步的频率步进是变化不定的，你怎么计算你的分频比呢？我看了其它的pll，不管是多少环，每个环的参考频率都是一个定值，我自已成功做了两个也是一样。

'
8bt先生,这个图是这样的,改变副环也就是n1的分频比的确影响主环的参考频率,这个功能就是这个双环的特色,最上面的加法电路就是要把主环的参考频率和副环输出的频率相加!这样主环做大的步进,副环来做小的步进!并且图中的2个(n2)分频器是 同步变化的,也就是说,副环在除以n2以后会在主环得到相同倍率的补偿(xn2),这个意思就是说副环在经过除100以后的频率相当于直接和主环的输出频率相加了(因为经过/n2以后又*n2)!不知道我表达清楚了没有?

也许我的理解有问题，你可以试试。

这个电路不可能成功fr2,fi/n2,f0/n2,三点无法比较，是这个电路死节。

恩，谢谢你们的意见，还是做出来试试

[quote=代洪波]恩，谢谢你们的意见，还是做出来试试[/quote]
真正的无线电爱好责应该有这样的精神，！鼓励 鼓励