ΔΣ adc速度不够。14-16bit, 100+ms/s左右的adc一般是流水线结构的。
[quote=一异]我想,唯一的问题应当就是动态范围吧。
楼主没有说做什么频段的接收机,但短波和v段特别是短波波段adc的采样频率肯定是能达到的。
滤波的运算量虽然很大,但也不是没办法可想,用fpga做的硬件滤波器完全可以和这样的带宽匹配。
采用fpga预滤波之后需要进行数字再采样,降低波特率,以便用dsp进行进一步的处理。在这个过程中,如果采用噪声整形,还可以提高动态范围(也就是ΔΣ adc的原理)。
dsp是专门为数字信号处理的,在这里dsp比p4这类通用cpu强得多得多。
顺便说说:我曾经用过80mhz 14比特adc,用两片这样的adc我实现过150mhz的高速数据采集。就我所知现在可以找到160mhz 14bit adc,如果不考虑用更复杂得多相时钟,我们起码可以实现14bit 300mhz的高速数据采集。[/quote]