别做梦了，谁做的出来！
我还没见过dds直接输出作模拟接收机本振的，真是吃了豹子胆！数字接收机本身是允许一定误码的，所以dds有些干扰并不可怕，只要总信噪比达标就行。可是，我们常用的模拟机行吗？难道不是任何一个dds干扰频率都会带来变频干扰吗？难道我们学来的混频原理在dds技术上就被忘记了吗？特别是用dds产生一本振，接收机的前端滤波器带宽横宽横宽的！如果一个dds频率合成接收机满处吱吱干扰声还能用吗？
更有甚者，有些号称套件的还在dds后面加了放大器，更是比豹子还厉害！不知如此宽的dds干扰如果经放大，哼哼，再好的放大器也是...什么来的？记不清了，晕死！是调制器吧？还是混频器呀？反正有非线性吧？二阶三阶非线性都有吧？更高阶的不说了吧？
一般对于模拟机，我们几乎没见过dds输出直接做本振的，更多的方案是使用dds产生一簇频率合成器的初参考信号，然后通过一个单环模拟pll频率合成器，经vco输出本振信号。这样的话，宽带dds干扰被pll环路滤波器自然滤除了，贴近载波的dds干扰虽仍会调制vco，甚至被pll倍频倍增，但这仅仅增加一些低频噪声塞，如果是ssb收信机，这噪声根本就听不出来，最多有一些载波相位的慢速抖晃引起声音不自然。其实用稍微精细一些的dds，比如32位的，这抖晃就根本听出来了，比方说一本振100兆赫，pll倍频系数32，dds时钟频率20mhz，你算算吧，水晶般的声音。这种方案最大的好处是屏蔽了dds的宽带干扰，决不会把几千赫，几十千赫外的干扰都搬来，引起一片乱哄哄，到处吱吱响。
还有，如果我们考虑使用dds驱动pll的方案，根本就无须使用高速dds时钟，20-30mhz的时钟频率足够，dds也是用32位的足够，一片9851绰绰有余。这样做，一来降低dds芯片的成本，二来降低时钟信号发生器的成本，后者实际很可能远高于芯片的成本，所以千万不要随意采用高频时钟，绝对自讨苦吃。
尽管这方案会倍增dds输出的近载波干扰，但即使如此也比一片混乱强多了。实际上这是模拟通信设备广泛采用的方案，目前几乎是唯一可用方案。这方案主要的不足不在dds，而在于使用了pll这一模拟技术，使得讨厌调整模拟电路的人玩不转。
以上是一个建议，只给那些专心技术，认真研究dds的爱好者的。至于出套件的朋友，注意，这里没有称呼您们为老师，很抱歉，我不想叫你们老师，因为你们的套件不负责任，你们误导爱好者，只说dds的好处，不讲dds的毛病，你们更没有提供优质套件去主动改进dds的输出质量，你们提供的dds套件作电子线路试验的时钟振荡器还可以，作通信接收机一本振，唉！如果你们真的对爱好者负责，就出一些真正能用的dds套件，不要以为dds简单，做块板子就完事了，更不要以为有了单片机为他提供几个功能他就是一个完整的方案，可以出售了。实际上没有精良的pll支持，所谓用于模拟机的低噪声频率合成根本就是妄想，是吹牛。千万不要忘了你们做的是一本振信号源，接收机的一混频面对的短波信号是多么的嘈杂混乱。
不要被dds误导。dds不用不行，但不是只用一个芯片就完事了，要分场合。爱好者朋友们也不要被一些说法迷惑误导，现代接收机多是为数字通信准备的，确实只用dds做nco就可以了，甚至根本不需要d/a化，直接输出本振数字序列就行。但这一切均来自于数字通信优良的抗扰能力和纠错能力，请问模拟通信行吗，ssb有这本事吗，你的本振对得起耳朵吗？
请朋友们多参考一些现代短波设备的方案，认真领会人家的意思，并请本着负责的精神为爱好者提供真正可用的dds频率合成套件。
