请教锁相环频率合成器的概念 [复制链接]

用mc145162两片做一个三环的频率合成器，一位朋友跟我说的一段话是这样的：

“如果要产生9。5999m的频率，主环产生9。0000m的频率，从环产生59。99m再/100，就是0。5999m，用第二个vco（8级）的输出频率，和9m混频。产生0。5999的信号去和标准的0。5999信号比较，锁定第三环。”

小弟我资质愚笨，百思不得其解。哪位大哥能详细解释一下？最好能画个框图。:confused:

锁相环频率合成这个东东太难啦，可能是我知商不足，我到图书馆查了好几本书，都没搞明白！:(

既然是环，就是一个反馈控制器，就有信号比较然后再控制vco频率的功能。我不太了解为什么要三环？既然第一个环是9m固定频率，为什么不用晶体而少一个环？

最初由 ba6bf 发表
用mc145162两片做一个三环的频率合成器，一位朋友跟我说的一段话是这样的：
“如果要产生9。5999m的频率，主环产生9。0000m的频率，从环产生59。99m再/100，就是0。5999m，用第二个vco（8级）的输出频率，和9m混频。产生0。5999的信号去和标准的0。5999信号比较，锁定第三环。”
小弟我资质愚笨，百思不得其解。哪位大哥能详细解释一下？最好能画个框图。:confused:

6cr说得完全正确。6bf的那个朋友简直就是多余的。

我认为6bf的那个朋友说的是对的.
产生9。5999m信号的步进是100hz；他说的参考频率Ｒ估计是１０Ｋhz，那么主环产生9。00００m的信号频率的步进就是１０Ｋhz了；从环产生59。99m再/100，就是0。5999m信号，频率步进就是１００hz了．
第二个vco（8级）的输出频率，和主环产生的9。00m信号混频（vco－主环）；经过选频后的（0。5999）的信号去和标准的0。5999信号（应该是从环59。99m/100的）比较，鉴相后锁定第三环，所以第三环输出的是频率步进是１００hz的9。5999m
他说的产生9。5999m也可以是１０．０999m，就需要用三环了：主环产生的大约9。５0m信号．这样第二个vco（8级）只要频率范围合适就可以在比较大的范围（大约是１m的范围）输出步进是１００hz的信号了．从环/100的信号范围应该是变化不大的（也就是分频比Ｎ值，比如是0。5８－0。６０m）．不过我不知道59。99m/100的0。5999m的信号有什么很好的鉴相器可以直接用．

多晶体一般是不好的方法，既然已经是pll了，就要力争做到单一基准。这样不但有利于控制频率偏差，也使得外基准方式成为可能。
至于几个vco，同时工作的vco越少越好，尽量也只有一个工作的（不含分波段）。
还有个原则是减少不必要的相位噪声累积，不但要考虑分频级，相位检出放大泵源，vco短期稳定度等等。很多时候以上几个方面是矛盾的。

dds+pll不就ok了

......

终于弄懂什么是三环频合了，谢谢各位了。

重新发图

[quote=老干部]多晶体一般是不好的方法，既然已经是pll了，就要力争做到单一基准。这样不但有利于控制频率偏差，也使得外基准方式成为可能。
至于几个vco，同时工作的vco越少越好，尽量也只有一个工作的（不含分波段）。
还有个原则是减少不必要的相位噪声累积，不但要考虑分频级，相位检出放大泵源，vco短期稳定度等等。很多时候以上几个方面是矛盾的。[/quote]

印象中三频合的优点可能在于它的锁相速度。当大范围切换频率的时候，单频合的锁相环由于基准频率很低（与最小频率间隔相同甚至更小），所以锁相速度慢。而三频合的时候，比较高频率的那个vco的基准频率比较高，能做到很快锁相，而低频率的vco由于锁相范围比较窄，所以也能很快锁相，这样整个锁相环的锁相速度就快了。

1,所定范围与锁定频率的比值与小愈好
2锁定速度与相位噪声是矛盾
3锁定范围与相位噪声是矛盾
.....
鉴相输出积分，相位噪声，锁定速度，vco短期稳定度，很多时候是矛盾