UV合路器隔离度不理想，求教调整方法 [复制链接]

照着网上资料自己画了个UV合路器，做出来发现隔离度不理想，UV两段都只有-20到-30左右，插损也有将近-1db，不知道问题出在哪，求教应如何调整。


原理图和板子大概是这样（焊工太差请无视）:

网上借一个
本想上传PDF文档，不会传，只能导出图片

电路没问题，问题出在电路板上。高频电路板讲究的是大面积接地。显然，你的电路板并没有大面积接地，另外还横平竖直地走线，分布电容影响了隔离度。可以试试采用孤岛式大面积接地电路板。我做了一个，隔离度在65DB——70DB左右，用的就是手工刻制的孤岛式电路板，也发过相关帖子，有兴趣可以在本站搜搜。

收回之前關於隔離度的PＯ文．．．
剛剛跑了一下模擬．．衰減度設計上，　沒問題．

插損, 取決於你使用的元件 本身的Q值 (ESR 值)
電感 -->> 線徑,  
電容 -->> 材質..

1滤波器阶数偏少，适当提高滤波器阶数，提升阻带抑制特性
2电感都是开放式电感，不同波段电感距离较近，容易耦合，可以在2个波段中间加一条金属板隔离
3从网分图上看匹配做的不好，要适当调整电感，如果调电感还不能很好匹配就要微调电容（用小P数微调电容调到OK位置，用电桥测一下参数，换成接近的固定电容），从而减小由于失配造成的插入损耗。

无论是使用还是调试，未用端口不能短路、不能开路，接50欧假负载

感谢各位友台答疑！我再调整调整！

没事的，隔离度有-40db基本可以了

四楼已经把主要的原因和改进方法都说完了，完美无漏洞！
看楼主实物图的线圈方向就知道楼主在调试时注意到了空间耦合带来的问题，没有参照物不知道具体尺寸，也许是距离不足。
插损与驻波大跟走线有一点关系，分叉口改为Y形不要走90度这样有点帮助。