先欣赏几个收发信机的PLL电路 [复制链接]

先欣赏2个采用pll电路的收发信机的vco
图1：ic-751，较复杂，分为4个vco，场管振荡，两级缓冲（红色圈内），一级放大（红色圈内），然后再放大（这部分图被截掉）、带通滤波后，才输出给混频单元使用的，保证了lo输出信号的质量，取得较好的接收效果。
图2：tokyo，这应该算是最简单的pll电路了，一个vco，负责3个波段。场管振荡，一级缓冲，一级放大，缓冲后输出。也有两级缓冲，一级放大。
如果做vco，不能再比图2的电路简单，如果几个元件就把pll做出来了，效果不如9850，而且差距很大。没有缓冲的vco基本不能用，效果很差。元件材料如果不好，vco设计欠佳，就会出现vco夏天好用，冬天失锁，需要重新调节磁。可是，“冬天来了，春天还远吗？”春天来了，又要重新调磁芯，夏天来了。。。，一年四季忙个不停，很累。pll的设计很重要，否则不如用vxo加上一片显示电路，更简单实惠。

坐一回沙发.看这种电路,头晕.但这可是功夫!

超期待
应该还有吧

采用pll电路作第一本振的的收发信机的vco对背景噪音至关重要,差的pll还不如处理到位的纯dds,我的纯国产一级短波收信机ssd-009的纯pll本振,其vco比ic-751a漂亮多了,背景噪音明显很低,与wj8718相差无几.

是这样的。好的pll肯定很复杂，就像前面贴的图纸，有多级缓冲，才能使vco的牵引最小，达到噪音最小，但体积比较庞大。过于简单的pll体积小，但意义不大，vco表现很差，噪音也大，还不如ad9850，相对线路简单。有的pll甚至和cpu、收发主板挤在一个板子上，实现“无连线小型化”，效果就更差了，
pll+dds主要是在dds无法用到很高频率那个年代，那时dds无法实现高频率，80年代只能达到1 - 2mhz，只好借用pll的高频能力。现在1片9850肯定好过简易的pll+dds。记得前阵子，有人说dds+pll是只有“跳频技术”采用的，实际上pll速度慢。只有dds才能用于跳频。

ic-751 的锁相环以前也研究过一阵子，，，
听赵老师讲后，体会更深了。

正在研究pll电路，非常有帮助！

正在研究pll电路，学习

同感，PLL体积要做小不容易，光环路滤波器的面积就很难省掉。喂PLL的DDS也很重要，不然的话，抖死你。