![](images/post/smile/default/128.gif)
眨了这是???扯的没完没了了???
您用啥电路是您的权利,歪歪在前面已经说了不是吗.
我只是说了一点心中的疑问,您老人家不必如此大动肝火吧?
您说的DDS+PLL,电路上难度比单DDS大得多,您掌握了其中的关键技术,我为您高兴.若然,业余界能望您相背者不多矣.不是吗.
至于井水不犯河水,不知从何说起!大家本着交流技术的精神讨论讨论,不必上纲上线吧?不是吗?
您提到了DDS噪声大,我给出实测指标,其实不大.若您不信,欢迎来我家进行实测,好酒好菜招待.
我只是说能否提供一个您主持设计的PLL频合的输出频谱(500kHz Span,1kHz BW,10~30Hz VBW,1kHz offset即可)图片而已,天气炎热,动气难免,有所冒犯,包涵包涵.