准备折腾DDS+PLL合成器，大家看一下这个方案可行吗？ [复制链接]

如题：原理图和PCB图都已经整理完成。

dds输出后加个滤波

nbcdmagsm:dds输出后加个滤波 (2014-03-23 19:00) 

这款DDS的输出电路就是这样的，这是参考官方的设计。

其实没有必要用DDS+PLL了，现在很多PLL芯片在短波段都可以HZ级别步进。比如ADF4351，HMC832。你这样搞反而复杂了。最近我的扫频仪跟踪信号部分就只用了1个4351就可以了。当然有几个滤波器切换。很简洁。

代洪波:其实没有必要用DDS+PLL了，现在很多PLL芯片在短波段都可以HZ级别步进。比如ADF4351，HMC832。你这样搞反而复杂了。最近我的扫频仪跟踪信号部分就只用了1个4351就可以了。当然有几个滤波器切换。很 .. (2014-03-23 20:58) 

你说的那两个芯片我看了一下，第一个芯片的最低工作频率为35M，好像不可以工作在30M以下的频率，请教如何用ADF4351如何做出30M下的频率？难道外挂VCO？还是？

这个电路的设计输出频率为：2M-30M.当然，频率的上限还是可以增加的。

不知道成本是多少

内容来自[手机版]

西门飘雪:你说的那两个芯片我看了一下，第一个芯片的最低工作频率为35M，好像不可以工作在30M以下的频率，请教如何用ADF4351如何做出30M下的频率？难道外挂VCO？还是？ (2014-03-23 22:29)

很简单，34M以下混频就好了。比如参考100M，和100-134M混频，低通。关键是不必调试。体积也 小。并且在低频率段相噪声那是相当的好哦！

滤波器麻烦

BG7TBL:滤波器麻烦 (2014-03-24 09:57) 

滤波器我是参照成品的电路做的。

代洪波:很简单，34M以下混频就好了。比如参考100M，和100-134M混频，低通。关键是不必调试。体积也 小。并且在低频率段相噪声那是相当的好哦！
 (2014-03-24 08:47) 

那等于就是省了一个DDS电路，回头考虑一下，问题是100M以上的稳定晶振也不太好找，我现在用的是13M温补晶振，很稳定，厂家给的参数为2ppm.

BG7MI:不知道成本是多少
内容来自[手机版]  (2014-03-24 02:46) 

光这一个板子的样品成品价大概为150左右，不含软件费用。

西门飘雪:那等于就是省了一个DDS电路，回头考虑一下，问题是100M以上的稳定晶振也不太好找，我现在用的是13M温补晶振，很稳定，厂家给的参数为2ppm. (2014-03-24 12:29) 

不光是DDS，还有你的VCO部分完全没有了。

代洪波:不光是DDS，还有你的VCO部分完全没有了。 (2014-03-24 16:50) 

我上面用的PLL芯片内部集成了VCO。

。。。。。。。。

2-30M的其实有点窄如果做超外差应该加上中频频率。不过现在用AD99XX的DDS就可以完全达标了，用高频DAC做的DDS的好处是可以免去亚倍频滤波器。如果说造价问题所致有批量的话应该免调试电路更有优势，如果没批量我们自己DIY的人工也是需要越省越好。另外还有个BT玩意就是SI570，现在KX3里都用的那玩意，3.5M-280M Hz级步进，才是个5X7的封装，不需要外基准晶振，低功耗低噪声也是不错的选择。

BD1CM:2-30M的其实有点窄如果做超外差应该加上中频频率。不过现在用AD99XX的DDS就可以完全达标了，用高频DAC做的DDS的好处是可以免去亚倍频滤波器。如果说造价问题所致有批量的话应该免调试电路更有 .. (2014-04-11 17:21) 

SI570不便宜吧，估计。

西门飘雪:SI570不便宜吧，估计。 (2014-04-12 19:49) 

115元 呀 呵呵

一般DDS输出需要加个LPF滤波器，用来消相噪的，您看AD9851的标准电路，经过低通滤波后的相噪比NCO+DAC直接出的低很多，然后再用高速比较器恢复成方波，要直接输出的话会有一个CLK的抖动的问题。如果后面的电路注入正弦波也能工作的话比较器就可以不接了。
这个滤波器的拐点一般在DDS时钟频率的40%以下为好。因为DDS一般输出上限是时钟的40%，如果您用到了更低的频率输出难么建议您用更低的拐点，如果
您DDS是在一个相对窄的范围内输出，您可以考虑使用谐振带通滤波器提高相噪指标。