[求助] 关于频合设计 [复制链接]

--------------------------------------------------------------------------------

大家好,我最近要做一个双锁相环的频率合成器设计,由于我是电气及自动化专业的,对频率合成器不熟悉,请大家帮帮忙!

设计要求:
采用51系统单片机设计两个可程分频器，用来控制双环式锁相环路的反馈分频支路，改变其分频比以控制环路输出频率，并将输出频率显示出来。
1、合成器给定频率100hz、1khz；
2、频率间隔为100hz；
3、输出频率范围为100hz-1000 khz；
4、频率转换的暂态时间小于500ms;
5、输出频率的稳态误差小于1hz 。

请问我是应该用两块cd4046做电子电路设计还是选用单片集成频率合成器芯片做呢?请大家说说你的设计思路.如果选用集成芯片,那应该选用哪些芯片?

　　你好，据我所知，4046只是一片锁相环电路，它是不带有分频器的，所以你还需要再找一片可编程分频器电路。
　　另外，什么叫作双锁相环啊？能否指点一下？

可以考虑用dds芯片，ad9851就能满足你的要求，电路设计和程序也不复杂，比双锁相环简单多了。

由于设计要求采用双锁相环进行设计,故不能使用dds芯片,能否说说可以采用哪些有双环结构的pll芯片?


双锁相环是采用两个反馈环路组成的,它可以设计出更小的步进频率,更短的频率转换时间.

附单锁相环的缺点:

1、减小输出频率间隔和减小频率转换时间是矛盾的。要减小输出频率间隔，就必须减小输入参考频率fr。因环路滤波器的带宽必须小于参考频率，因而环路滤波器的带宽也要压缩。环路的捕捉时间或跟踪时间就要加长，即频率合成器的频率转换时间加大。

2、锁相环路内接入分频器后，其环路增益将下降为原来的1/n。当要求频率间隔很小时，其分频比n的变化范围将很大，导致环路增益也大幅度的变化，从而影响到环路的动态工作性能。

3、可编程分频器的分频比的数目决定了合成器输出信道的数目，而程序分频的输入频率就是合成器的输出频率。由于可编程分频器的工作频率比较低，无法满足大多数通信系统中工作频率高的要求。

多环结构可以较好地改善以上性能！

'

由于设计要求采用双锁相环进行设计,故不能使用dds芯片,能否说说可以采用哪些有双环结构的pll芯片?
双锁相环是采用两个反馈环路组成的,它可以设计出更小的步进频率,更短的频率转换时间.
附单锁相环的缺点:
1、减小输出频率间隔和减小频率转换时间是矛盾的。要减小输出频率间隔，就必须减小输入参考频率fr。因环路滤波器的带宽必须小于参考频率，因而环路滤波器的带宽也要压缩。环路的捕捉时间或跟踪时间就要加长，即频率合成器的频率转换时间加大。
2、锁相环路内接入分频器后，其环路增益将下降为原来的1/n。当要求频率间隔很小时，其分频比n的变化范围将很大，导致环路增益也大幅度的变化，从而影响到环路的动态工作性能。
3、可编程分频器的分频比的数目决定了合成器输出信道的数目，而程序分频的输入频率就是合成器的输出频率。由于可编程分频器的工作频率比较低，无法满足大多数通信系统中工作频率高的要求。
多环结构可以较好地改善以上性能！

'

真是奇怪的要求，去www.national.com 或 www.analog.com上看看吧。