论坛风格切换切换到宽版
  • 2348阅读
  • 11回复

求助关于锁相环4046锁定范围的问题 [复制链接]

上一主题 下一主题
离线MF35_
 
发帖
176
只看楼主 倒序阅读 0楼 发表于: 2018-03-18
各位老师,小弟最近需要用到锁相环实现这样一个功能
参考信号在100Hz~100kHz(几个已知固定频率)之间变化,锁相环输出一个固定500kHz的信号(作为同步采样时钟,依据输入参考不同来调节分频比实现),与输入信号实现相位同步
锁相环使用HC4046(不是CD4046,参数设计不同),环路滤波使用无源比例积分型




然后按照手册给出的方法设计环路滤波器




VCC=5V,2Fl=100k(忽略低端的100Hz),Nmin=5,Nmax=5000,按照手册推荐,ωn取5000,ζ 取0.45
根据计算,Kp=0.4V/r,Kv=200000r/s/V,Kn=1/5000
结果计算出来以后,(τ1+τ2)的值非常小,大概0.00000064,导致的结果就是计算R4的值时,分母是负数,R4计算出来是负数


对PLL的计算不是很了解,请教各位老师,这种情况下怎么搞,R4计算结果为负是不是意味着取消R4,滤波电路退化成一阶RC电路?
按理说电路设计的捕获带宽并不大,只有100k,但造成这种结果的原因是分频比N太大了

应该是PLL的倍频数无法做到这么大,看来是设计问题了,得用多个PLL级联,或者想其他的办法
本主题包含附件,请 登录 后查看, 或者 注册 成为会员
离线bg2jng
发帖
207
只看该作者 1楼 发表于: 2018-03-18
不懂过来看看
离线易水寒
发帖
1801
只看该作者 2楼 发表于: 2018-03-19
分频比N大,其实就是系统的环路增益K值,按照手册一阶比例积分模型,能求出正实数解,则说明在该K值下,系统具备稳定条件。 否则即使凑合实现了,相位噪声也是不可控的。
××××××××××××××××××××

同道多多交流!

BG6QCE
protel@sina.com
离线child@BY1QH
发帖
1200
只看该作者 3楼 发表于: 2018-03-19
Nmin=5,Nmax=5000
这个差的太大了
BG1NAL(2005-2009), BD1NAL(2009-2014),BG1NAL(2016-),AG5JX(2017-)
离线MF35_
发帖
176
只看该作者 4楼 发表于: 2018-03-19
回 易水寒 的帖子
易水寒:分频比N大,其实就是系统的环路增益K值,按照手册一阶比例积分模型,能求出正实数解,则说明在该K值下,系统具备稳定条件。 否则即使凑合实现了,相位噪声也是不可控的。 (2018-03-19 08:52) 

今天找了本书研究了下,确实是您说的这样,理论上倒是可以算出来的,但满足了一端的性能要求,另一端就会很差,无法兼顾
离线MF35_
发帖
176
只看该作者 5楼 发表于: 2018-03-19
回 child@BY1QH 的帖子
child@BY1QH:Nmin=5,Nmax=5000
这个差的太大了 (2018-03-19 10:42) 

搞俩DDS弄吧,用同一个时钟源,通过按照倍数设置控制字来实现同步,就是成本高了点
要么就分段来搞,用几个PLL,分几个频段
离线BD1CM
发帖
3302
只看该作者 6楼 发表于: 2018-03-19
其实100Hz锁定500K并不是不可以的,接收机里10K锁定50MHz也是正常的,比例很正常,GPS的1PPS也经常去锁定MHz级别的时钟作为射频基准使用,但是4046这个家伙干这个事环路片内的滤波器和器件自身性能就值得商榷了。锁定是没问题的,关键是性能。

[ 此帖被BD1CM在2018-03-19 20:55重新编辑 ]
uH = 25330/ (MHZ x MHZ x pF).  pF = 25330/( MHZ x MHZ x uH).
严肃认真、周到细致、稳妥可靠、万无一失,虽然我们可能做不到万无一失,但是我们尽人事、听天命……

https://uk.groups.yahoo.com/neo/groups/S9-C_SDR/info
S9-C技术群号码(306595282)
CSDR技术组群号码(23100051)  
QQ:63545177
离线MF35_
发帖
176
只看该作者 7楼 发表于: 2018-03-19
回 BD1CM 的帖子
BD1CM:其实100Hz锁定500K并不是不可以的,接收机里10K锁定50MHz也是正常的,比例很正常,GPS的1PPS也经常去锁定MHz级别的时钟作为射频基准使用,但是4046这个家伙干这个事环路片内的滤波器和器件自身性能 .. (2018-03-19 20:53) 

您说的对,高倍频其实没什么问题,主要是倍频比从5到5000这么大的跨度,环路特性无法兼顾两头,一头弄好了,另一头性能就很差,从数学公式上看,环路滤波器很难兼顾这么大的覆盖系数,即便锁住了,其中一端也会有很大抖动,而这个设计的目的就是为了锁定输入频率的相位,然后同步采样,抖动大的话孔径误差太大了,采样结果全都失真了。

现在换个思路吧,用多个DDS分几个频段去锁定,因为频率低,而且成本不能太高,我知道的也就4046可选了
离线BD1CM
发帖
3302
只看该作者 8楼 发表于: 2018-03-20
回 MF35_ 的帖子
MF35_:您说的对,高倍频其实没什么问题,主要是倍频比从5到5000这么大的跨度,环路特性无法兼顾两头,一头弄好了,另一头性能就很差,从数学公式上看,环路滤波器很难兼顾这么大的覆盖系数,即 .. (2018-03-19 23:46)

为啥不在参考这里放可变分频器呢?把参考稳定在一定范围内。比如就用最低频率做参考并且优化滤波器。COMS 4000系列分频器并不贵。

[ 此帖被BD1CM在2018-03-20 21:08重新编辑 ]
uH = 25330/ (MHZ x MHZ x pF).  pF = 25330/( MHZ x MHZ x uH).
严肃认真、周到细致、稳妥可靠、万无一失,虽然我们可能做不到万无一失,但是我们尽人事、听天命……

https://uk.groups.yahoo.com/neo/groups/S9-C_SDR/info
S9-C技术群号码(306595282)
CSDR技术组群号码(23100051)  
QQ:63545177
离线MF35_
发帖
176
只看该作者 9楼 发表于: 2018-03-20
回 BD1CM 的帖子
BD1CM:为啥不在参考这里放可变分频器呢?把参考稳定在一定范围内。比如就用最低频率做参考并且优化滤波器。COMS 4000系列分频器并不贵。
 (2018-03-20 21:07) 

开始没想到,我今天搭了个电路试了一下,对参考频率进行分频,一律降低到100Hz,然后固定倍频5000倍,到500kHz,可行,之前计算结果不对是因为不知道参数怎么取,取值不合适。

查了一些资料,其实二阶环路就两个参数,一个自由震荡频率wn,一个阻尼系数d,开始wn取的太高了,取参考频率的1/10以内就没问题了。

用不同的wn和d值实验,wn在5Hz到10Hz左右选取,d取0.5到1.5,按照书上说的,主要是要抑制VCO噪声(参考信号是DDS生成并经过滤波的),所以wn和d应该尽量取大些,但实验了几组数据发现不是越大越好,而是在某个特定值的时候最稳定,其他的值也可以锁定,但是抖动比较大,我觉得应该是相位裕度不够导致环路震荡了。

先这样用着看吧,看最后抖动对AD采样能造成多大影响,如果超出标准,再考虑用另一个DDS生成同步时钟的方案。

分频用的是HC40103,其实用单片机的定时器可以很容易做到16位数分频,但是看手册单片机的边沿抖动比较大。
离线MF35_
发帖
176
只看该作者 10楼 发表于: 2018-03-20
回 BD1CM 的帖子
BD1CM:为啥不在参考这里放可变分频器呢?把参考稳定在一定范围内。比如就用最低频率做参考并且优化滤波器。COMS 4000系列分频器并不贵。
 (2018-03-20 21:07) 

之前不懂,照着datasheet取的wn,5000也是醉了,10Hz的自由震荡频率wn也就60,所以计算结果是负值了
离线MF35_
发帖
176
只看该作者 11楼 发表于: 2018-03-20
回 BD1CM 的帖子
BD1CM:为啥不在参考这里放可变分频器呢?把参考稳定在一定范围内。比如就用最低频率做参考并且优化滤波器。COMS 4000系列分频器并不贵。
(2018-03-20 21:07)

抖动大还有一个原因,倍频器的相位噪声会劣化20*log(N) dB,N=5000的话,理论上相位噪声将劣化74dB

虽然DDS使用12M时钟,输出100Hz,理论上有100dB的相噪优化,但实际上DDS有自身本底相噪,所以100Hz参考信号的相噪无法达到12M时钟相噪优化100dB的水准,再加上门电路扇入扇出造成的抖动,最后倍频再劣化74dB,所以最终的500kHz信号的边沿抖动可想而知,我没有仪器可以测量相噪和抖动,但光是想想这些东西我都想放弃这个方案了

直接用两片DDS同步输出应该是最优的办法了

同时还了解了一下GPS的1pp时钟跟踪同步,大多使用的是纯数字鉴相,用一个高频率时钟去测量1pp信号,得到一个计数值,根据计数值的变化控制一个频率输出器件,可以达到非常高的精度(理论上等于高频时钟的一个周期,相对于1pp信号来说,可以达到0.01ppm这样的水准)和非常低的抖动,但锁定速度是秒级的


[ 此帖被MF35_在2018-03-20 22:55重新编辑 ]