请教 如何用74系列实现时钟倍频？ [复制链接]

近日获得一个10m恒温晶振，想通过分频、倍频方式获得4m时钟，分频电路常见，而倍频不知如何实现，请帮忙!

直接采用小数分频,分频系数为2.5,输出为4m的方波信号

用异或门，如74ls86、74hc86等，10m晶体振荡器输出直接接ls86一个输入端，经过25ns延迟接ls86另一个输入端，ls86输出端就可以得到20mhz。25ns延迟可以用2-3级门延迟实现。这是数字电路常用的方法。

用频合的方法：10mhz振荡器输出10分频得1mhz，vco振荡器4分频后与标准频率作相位比较，鉴相器输出经过低通滤波器控制vco，vco输出即是4mhz。这是通信设备常用的方法，比数字电路方法好，没那么多多次谐波。
我对数字电路比较熟悉，频合方法只是纸上谈兵，仅供参考。

如果采用分频值为n+0.5的小数分频，可以不用延时电路，分出的时钟是标准的方波信号，时钟抖动非常小，需要的话我可以提供电路。这种方法产生的是方波数字信号，直接用于无线电设备则对电路干扰很大。

谢谢bg8aby和yucs!

我想采用n+0.5的小数分频电路，请bg8aby提供电路，我需要！

bg9aba:
  抱歉，这段时间出差，没能及时回你的帖子。
  我的小数分频电路是在cpld上设计的，用vhdl语言写的，74系列的电路我还没有实验，请稍等一下，我把原设计用74电路重新更改后，再给你电路。
  附件中是n+0.5的小数分频原理框图和vhdl设计。

'

bg9aba:
  抱歉，这段时间出差，没能及时回你的帖子。
  我的小数分频电路是在cpld上设计的，用vhdl语言写的，74系列的电路我还没有实验，请稍等一下，我把原设计用74电路重新更改后，再给你电路。
  附件中是n+0.5的小数分频原理框图和vhdl设计。

'


谢谢！等待中......