这是我今天做的:
截断误差比dac的精度误差影响更大
当地址线位数增大后,截断误差引起的杂散频谱f轴上变稀,幅值变小
采样频率与精度也是一对矛盾,需要权衡
若要高频、高速、高质量,只有同时增加采样频率和累加器位数
如果频率不是采样频率的公因子,杂散也会急剧变多
我用来模仿截断误差的方法是,让累加器除以一个系数,然后用fix截断小数点(就是效率没有左右移高,可是我不知道怎么左右移)
让累加器过一个modulo取模,就可以处理溢出的情况了.
下面的程序使用scilab编写,如需在matlab上运行,可能要略加修改。
程序尚未优化,采样点太多时,有可能造成内存溢出。
程序见附件(under gpl).