如图，pll在这里只是相当于一个n（或者说是n/a）倍频器，用dds产生fs，可以得到fo＝fs×n/a，用目前便宜的dds和pll芯片结合相对简单的电路就可以实现1hz步进。比如，要求fomax＝300mhz，n取10，a取1（相当于a分频器不用）则：fsmax＝30mhz，坛子上出售的9851做的dds就能胜任。当dds的最小步进为0.1hz的时候，fo的最小步进＝0.1hz×n＝1hz。当pll芯片的参考预分频器不能为1的时候，只要调整n和a的值，使其比值等于10便ok。
ps：取10倍频是考虑到dds的最小步进和程控分频器的最高工作频率。
错漏之处望各位大侠指正。
