强烈提议DIY大侠组织矢量分析仪VNA套件 [复制链接]

支持一下。。。。。

郁闷,用dds输出来做pll的参考的方法似乎步进也做不到很小,4106锁定有点困难.10k的步进似乎又用不着dds.历经了一天断断续续的失锁,决定还是用混频的方法产生400m的频率.真是件麻烦事.

'

郁闷,用dds输出来做pll的参考的方法似乎步进也做不到很小,4106锁定有点困难.10k的步进似乎又用不着dds.历经了一天断断续续的失锁,决定还是用混频的方法产生400m的频率.真是件麻烦事.

'
我也走了同样的步骤。
1如果做参考时钟，我考虑的是两个方面a,dds扫描步进b,扫描速度；
2pll的跟踪所定时间
3pll锁定的延时

我用的是大步进，用100倍频，ddc:4.000-4.500;pll:400.000-450.000感觉不理想；
接下来准备用混频方式400.000+（1-60.000）还在进行之中......
时间少进度慢，还请各位高手多多指点

是啊,dds步进小的时候pll的相噪很大,而且锁定很慢.容易失锁.步进大的时候又浪费了dds.真是郁闷的.混频建议pll输出低一点,比如350m.dds工作在50-160m.然后用400-460的带通.不然在扫描400m的时候混频出来的和频和差频相差太近,不容易滤波.

'

我也走了同样的步骤。
1如果做参考时钟，我考虑的是两个方面a,dds扫描步进b,扫描速度；
2pll的跟踪所定时间
3pll锁定的延时
我用的是大步进，用100倍频，ddc:4.000-4.500;pll:400.000-450.000感觉不理想；
接下来准备用混频方式400.000+（1-60.000）还在进行之中......
时间少进度慢，还请各位高手多多指点

'

awakening兄：可以貼pll+loop filter部份出來研究一下嗎？

[quote=hk大飛]awakening兄：可以貼pll+loop filter部份出來研究一下嗎？[/quote]

这个部分用的是以前为比赛准备的模块,sch图纸找不到了.是参考adf4106的datasheet里的电路的.因为这里是做单频率输出,所以环路滤波器带宽做在25kh.配合max2620在350m锁定很好.

上位机软件遇到困难：

新cypress 提供的usb驱动的底层代码是 clr 2.0语法规范的，源tapr vna 上位机代码是old syntax clr 1.1的。没办法只好将原来近万行代码翻译成 clr 2.0规范。最后托管和非托管代码混合联调过关。会有很多bug。

下一步 制作 directional coupler 和 buffer amplifier 。

请教c++ .net 的朋友，或你们有精通c++ .net的朋友，下面的代码如何变成托管代码？

double   x;  
char   y[10];  
memcpy(y,   &x,   sizeof(double))

要顶顶!!!!!!!!111

'

还是wanglei有效率.我的电脑出了问题,重装后就停工了.那我也报告下进度吧.相对电路比较简单,现在都卡在pc端的编程上.
自动识别端口功能,再不用去查看是com几了: [表情]

'
高手啊,向你学习,软件一定要兼容nwt7哦,方便大学使用.

输出放大器和定向偶合器基本测试通过

输出放大器用的是 sga5486 5v供电


dds 滤波输出300mv信号 放大器输出3.4v,有些饱和失真。

定向耦合器 输出 空载时 同向反向都是大约250mv.

定向耦合器 输出50欧负载时 同向输出大约200mv 反向输出18mv

我用大飞的参数,双面pcb板厚 1.1mm, 微带线宽大约 2mm,请指正。

awakening兄：謝謝，學習中。
wanglei72兄軟硬皆精，實在偑服。

[quote=hk大飛]awakening兄：謝謝，學習中。
wanglei72兄軟硬皆精，實在偑服。 [/quote]
过奖了,我是见到搞电子的人就说自己是搞软件的，见到搞软件的人就说自己是搞电子的，现在见到搞高频的我可以说我是搞vna 的，哈。

求教？ 10dbm 和 2v 峰峰值是什么关系？见图，急

10dbm在50ohm负载上的有效值为0.707v，vp-p就是2v

'

10dbm在50ohm负载上的有效值为0.707v，vp-p就是2v

'
多谢,明白了,敢上电了，胆子小.

问题：
a08放大器

输入vpp 250mv ,输出vpp 3v ,在120ma时才放大不失真,但标称

是65ma，怎么办？下图是a08的参数：

3vpp就是 +13.5dbm，1db gain compression 時 id 應在38ma左右(datasheet fig. 4)。
在~100mhz，a08的 power gain 約為32db (datasheet fig.1)，現在輸入 250mvpp(-8dbm)是不是大了一點？ 是不是應該用 (13.5+1)-32 = -17.5dbm 或更小的輸入？
-----------------------------
未用過a08，瞎猜的。

[quote=hk大飛]3vpp就是 +13.5dbm，1db power compression 時 id 應在38ma左右(datasheet fig. 4)。
在~100mhz，a08的 power gain 約為32db (datasheet fig.1)，現在輸入 250mvpp(-8dbm)是不是大了一點？ 是不是應該用 (13.5+1)-32 = -17.5dbm 或更小的輸入？
-----------------------------
未用過a08，瞎猜的。[/quote]

赞成,要在a08前面加衰减.或是改改dac的参考电阻

看看吧，半成品。

软件还有问题，ad8302自校正通不过，正在想办法 作下位机在线调试。

恭喜楼主!
希望不久的将来就可以用上

我的在等pcb，预计51后可以试试了。