求助：关于hartley振荡器 [复制链接]

最近在调试pa1are套件时，vco部分总是调不好。套件的信号发生部分采用了pll＋基于hartley振荡器的vco（49～78mhz），pll输出信号经滤波后控制vco中的变容二极管，在计算了变容范围以后，总能使得自制电感合适，并且在可调频率范围内lcd屏上不显示pll失锁的标志。看起来pll锁住了，频率调节也正常，但是看vco的输出波形频率总是不太稳定，曾经调节使得频率稍稍稳定些了，但是振荡的幅度又觉得太小。因为感觉很明显的是幅度大一点的话，后面测量的结果会好一些。

请教大家：
1、怎样使得振荡频率能很稳定？因为我的vco输出波形左右晃来晃去的，像是示波器没跟踪住那样，但是用示波器看晶体的输出波形则很稳定，那么应该是vco本身的问题，检查电路时还发现变容管的控制电压端也叠加有同频率的波形，请问怎样改善？
2、在振荡频率稳定的前提下，怎样才能使振幅增大？

先谢谢大家了！

附上电路图

读一读变容管的控制电压，直流电压是多少v，10k电阻前的电压。

谢谢vr2ro！

变容管的控制电压直流分量是0.6~4.8v（对应频率49～78mhz），混有同频率的正弦波

pout出来的直流分量也是0.6~4.8v（对应频率49～78mhz），波形看起来在直流分量上有毛刺，毛刺的间隔正好是10khz的周期，pll的步进正好是10khz

10k电阻前的电压直流分量也是0.6~4.8v（对应频率49～78mhz），但是看起来没有叠加太多的交流分量，电阻的另一端接变容管的控制端，就看到叠加了同频率的交流分量了

请教：问题出在哪里？

"变容管的控制电压端也叠加有同频率的波形"，这是正常的，并且您在这里测量，会干扰震荡频率。

换小一点的100p 10n 试一试。

换大一点的3.3p可以增加输出幅度。

再次感谢vr2ro！

变容管的控制电压端叠加有同频率的正弦波，幅度会随频率变化，大致是13～51mvpp（对应频率49～78mhz），这个波形是左右晃来晃去的。将测量点移到vco输出端，幅度同样会随频率变化，大致是23～82mvpp（对应频率49～78mhz），波形也左右晃来晃去的。

现在我按您的建议去改一下电容试试，有结果就来汇报

输出幅度会随频率变化，这个也正常，因为没有稳幅电路。

如果这个变化的幅度，不大影响混频器的性能，就没有关系。也可能，diy套件就是这么简单设计的。

谢谢vr2ro！

将3.3pf电容改大后，振幅确实增大了，但是vco输出波形晃来晃去的问题改了几个电容后还是没有改善，不知道是什么原因导致这样，示波器看晶体输出波形不会晃来晃去。感觉这样晃动实际上是频率不稳定，或是相位没稳定，pll芯片的ld输出是高电平上叠加了向下的毛刺，该怎么改善这个问题呢？

刚才做了一个试验，将与变容管并联的10k电阻短路，意味着变容管被短路，pll对vco不起控制作用：

1、分析：变容管短路后，lc振荡中180pf电容原本与变容管电容串联，现在相当于变容管电容不存在，那么lc振荡中的c变大了，振荡频率应该小于49mhz。此时由于pll对vco不起控制作用，那么频率调节就不能改变vco的频率，而且l和c都是固定值，那么频率应该比较稳定。

2、试验结果：短路那个10k电阻后上电，lcd显示频率失锁，测量频率为39.7mhz，调节频率没变化，这个与上面的分析相吻合；同时波形也很稳定，振幅120mvpp，不象以前那样左右晃动，也符合上面的分析。

那么现在看起来vco电路基本是可以稳定振荡的，请大家帮助分析电路可能的原因：
1、变容管出了问题？－－怎么判断变容管是不是正常工作呢？
2、pll的环路滤波参数和vco不匹配？－－应该怎么改进呢？
3、会不会是vco反馈到pll的fin引脚的信号太小（目前振幅只有几十mvpp）？或是噪声相对太大造成的？－－如果是这个原因，怎样调大vco反馈到pll的fin引脚的信号幅度呢？
4、还有其它的原因……？

请大家帮助分析，谢谢了！

您没有说10k电阻前的电压随频率的变化范围，用10m输入电阻的数字直流电压表读电压。

fin的幅度，符合ic的最低要求吗？

'

您没有说10k电阻前的电压随频率的变化范围，用10m输入电阻的数字直流电压表读电压。
fin的幅度，符合ic的最低要求吗？

'
再次感谢！

10k电阻前的电压直流分量也是0.6~4.8v（对应频率49～78mhz），但是看起来没有叠加太多的交流分量，就是不太看到叠加正弦波，只是到了电压控制端才看到明显的正弦波，幅度有几十mv

'

您没有说10k电阻前的电压随频率的变化范围，用10m输入电阻的数字直流电压表读电压。
fin的幅度，符合ic的最低要求吗？

'
对于fin的幅度，我不太熟悉mc145170这个芯片，查到了mc145170-2器件手册，其中的[note]是这样写的：

if lower frequency is desired, use wave shaping or higher amplitude sinusoidal signal in ac-coupled case. also, see figure 25 on page 22 for dc coupling.

对于fin信号幅度的要求，我也不清楚最小需要多大，从ld引脚看起来，似乎是锁住了

'

再次感谢！
10k电阻前的电压直流分量也是0.6~4.8v（对应频率49～78mhz），但是看起来没有叠加太多的交流分量，就是不太看到叠加正弦波，只是到了电压控制端才看到明显的正弦波，幅度有几十mv

'

10k电阻前的电压直流分量也是0.6~4.8v，说明pll锁定正常，本来就没有“叠加正弦波”。可否加大100p / 10n电容，增加pll滤波器的时间常数试试稳定不。

谢谢vr2ro老师！

是的，从pll端过来到10k电阻前看不到叠加交流分量的，只是因为vco输出的波形实在是来回的晃动，有些频率点看起来就是很多同幅度的正弦波混在一起，连明显的粗线条正弦波都看不到，才去测量变容管的控制端的，那里能看到“叠加的正弦波”，可能在这里测量会引入干扰，但是就是没明白波形怎么就是不太稳定。

上次bd1es老师建议增大环路滤波器的电容，我曾经将100pf并联了1nf，10nf并联了104电容，但是波形看起来还是晃动很厉害

老师就免了。

还有一个问题，您的电源电压稳定性怎么样？

电源电压稳定性可能不怎么好，因为用的是12v线性电源，板子上面用7805变换成5v的，进行了接地处理，12v供电的引线还在一个电感磁芯上面绕了几圈，也不知道有没有效果的，暂时就是这样处理的。

是不是环路滤波后接的10k电阻太小哇，我的经验起码得100k以上，我经常用2m欧姆。建议楼主再调整一下环路滤波器参数。

谢谢iraqi！

我去找大电阻试试。说起来，我还真不会计算环路滤波器的参数，vco是外接的，整个pll＋vco+环路滤波是一个反馈控制，不知道是怎样计算？

'

电源电压稳定性可能不怎么好，因为用的是12v线性电源，板子上面用7805变换成5v的，进行了接地处理，12v供电的引线还在一个电感磁芯上面绕了几圈，也不知道有没有效果的，暂时就是这样处理的。

'

用示波器看看ic的电源5v，纹波应该是mv级。

ic地/滤波器的地/vco的地---1点接地，试试。

看完 学习中。。。