请问24c01读出数据时，ACK信号是怎样的 [复制链接]

请问24c01读出数据时，ack信号是不是还是由24c01使sda线低电平，读完后noack是什么意思。我从51单片机设计实例中有如下程序：
stop:  
          clr       vsda
          setb     vscl
          nop
          nop
          nop
          nop
          setb       vsda    
          nop
          nop
          nop
          nop
          clr       vsda
          clr       vscl
          ret
为何在scl高电平时sda又变为低电平，不又成了开始信号吗？
mack:
clr       vsda
setb     vscl
nop
nop
nop
nop
clr       vscl
setb     vsda
ret
mnack:
setb     vsda
setb     vscl
nop
nop
nop
nop
clr       vscl
clr       vsda
ret
读完一个数据后运行mack ，读完全部数据后运行mnack,不知什么意思？请大侠们讲讲

ack信号是指在scl的上升沿上sda是低电平，这时主机侧要高阻，设备侧sda由24c01驱动。noack是指在scl的上升沿上sda是高电平。

'

ack信号是指在scl的上升沿上sda是低电平，这时主机侧要高阻，设备侧sda由24c01驱动。noack是指在scl的上升沿上sda是高电平。

'
在读24c01时，ack信号是由20c01驱动，还是由单片机驱动呢？。

'

在读24c01时，ack信号是由20c01驱动，还是由单片机驱动呢？。

'


为什么不到那里去看看，那有你急需的...
http://www.hellocq.cc/dispbbs.asp?boardid=27&id=7542&page=1

建议先把iic规范细读一遍什么都清楚了。
ack是由iic器件发出的，master只是收ack信号。当第9个clk有效后，等待iic器件把dat线拉为0就表示iic器件的ack响应

'

建议先把iic规范细读一遍什么都清楚了。
ack是由iic器件发出的，master只是收ack信号。当第9个clk有效后，等待iic器件把dat线拉为0就表示iic器件的ack响应

'
请问，哪里有

iic规范 2401芯片手册里面就说的很清楚了。任意一个iic器件手册都有说明 的包括时序图等等等等

'

iic规范 2401芯片手册里面就说的很清楚了。任意一个iic器件手册都有说明 的包括时序图等等等等

'
都是英文的，看不懂，再说看sda时序图，也无法看出是谁驱动的。怎么没有解答我第一次的问题的

ack是由 24c01响应的

想对 i2c深入一点研究的话，到 周立功的网站上去看看，他那里有很祥细的解说和时序，如果还有什么不明，就在这里跟贴，i2c 技术我用得很多

ack信号，是由接受者发出的，写时是由2401发出的，读时应由单片激发出的。对吗。还有2401时8位地址，如何寻址1k,2k,页与器件地址是如何的

ack信号 都是从发出的，不是主发出的，24c01的大小为 1k bit ，也就是说为 128个字节，寻址从00h～80h，24c02为2k bit，256个字节，寻址为00~ff

先说声谢谢， 既然ack信号是从发出的，为何读最后一个数据后，是noack信号，那么从器件是如何知道读数据完而发noack ,如你所述从器件应发ack,而不是noack信号。

这个很祥细，全中文，看了之后有什么不明的，我们再来讨论

多谢！！！！！！！！！！！！

多次下载失败，能给我发email吗？，再次感谢！！！！！！！！！！

按你签名的邮箱发出了

很遗憾，我现在还没受到，我已经给你发了一封，不知你收到没有。

已再次发送，并发送成功，请抄收

'

已再次发送，并发送成功，请抄收

'
谢谢，已收到，以后有问题在向你请教！！！