要：文章分析了短波数字接收机模拟前端的总体设计方案，包括前端各部分增益的分配与计算、agc起控点与饱和点的选取以及整个前端噪声系数的计算，讨论了各部分模块的具体实现以及对器件选择的考虑，最后给出了本方案的实验数据。
关键词：数字接收机 模拟前端 短波
1 引言
随着a/d及dsp器件性能的提高，目前，在短波频段内对信号进行直接射频数字化已经不存在问题，但对a/d之前的全频段中心频率连续可调抗混叠滤波器要求较高，实现起来有一定难度，成本也相对较高，故目前在短波频段现实的做法仍然是采用外差模式。本文所讨论的短波数字接收机模拟前端采用一次变频方案，其总体框图如图1所示。
该接收机的频率范围从1.5mhz～30mhz，中频频率45mhz。前端接收滤波器组共分为8个波段，由at89c55控制74hc138译码器进行选通。本振部分采用dds激励pll技术产生所需频率，通过预置，可以产生的本振频率范围为46.5mhz～75mhz。接收到的射频信号经低噪声线性放大器3sk165放大后送入混频器ad831，混频后得到频率为45mhz的中频信号，该中频信号通过中心频率为45mhz的带通晶体滤波器后，由两片级联的可变增益放大器ad603进行中频信号的放大，在agc电路的控制下使送入adc的信号电平相对稳定。
该接收机的主要设计指标如下：(1) 灵敏度：-110dbm ；(2) 动态范围：120db ；(3) 接收频率范围：1.5mhz～30mhz ；(4) 频率间隔：1hz ；(5) 频率稳定度：10-8 。
本文剩余部分组织如下：第二部分分析短波数字接收机模拟前端的总体设计方案，包括前端各部分增益的分配与计算、agc起控点与饱和点的选取以及整个前端噪声系数的计算等；第三部分讨论各部分模块的具体实现以及对器件选择的考虑；第四部分给出本方案的实验数据。
2 模拟前端总体方案设计
短波数字接收机模拟前端的设计，主要是根据所给出的接收机性能指标，重点考虑灵敏度与动态范围，而其它性能指标，如镜向抑制比、中频抑制比、倒易混频、三阶截获点以及带外衰减等都受灵敏度和动态范围的影响，并与具体器件的性能有关，在做总体方案设计时可暂不考虑。灵敏度和动态范围的设计主要涉及到前端的总体增益、总的噪声系数和agc动态范围的确定。
2.1 模拟前端增益的分配与计算
模拟体制接收机前端增益的确定原则是：保证解调器输入端一定信噪比（即对接收机前端噪声系数的要求）情况下，把灵敏度信号电平放大至解调器工作门限。而对中频数字化接收机来说，由于中频信号先进行a/d变换，解调由数字信号处理器件中的软件算法完成，因此前端增益必须保证足够大，理论上应使灵敏度附近的微弱信号电平加上接收机噪声电平在a/d的输入端至少大于一个a/d变换器量化电平。由此，我们可以得出：
总增益（db） = 量化电平（dbm） – 灵敏度电平（dbm） ……………………（1）
而接收机的灵敏度由环境温度下的热噪声密度、等效噪声带宽和总的噪声系数决定，在标准室温下可表示为：灵敏度电平（dbm） = -174（dbm） + 10logbw + nf（db） ……（2）
其中，bw为信道带宽；nf为前端总的噪声系数。结合（1）、（2）式，前端的总增益可表示为：总增益（db） = 量化电平（dbm）+ 174（dbm）- 10logbw - nf（db） ……（3）
考虑到实际短波信道以及器件基底噪声等因素的影响，通常情况下a/d器件的低几位被认为是不可靠的（因为信号电平可能被噪声所淹没）。我们研制的数字信号处理板选用ad6644进行模数转换，它是一个14位a/d变换器，满刻度电平为2v（p-p），从实际测量结果分析，它的低3位被认为是不可靠位，则它的一个有效量化电平为2×23/214＝976.6μv（p-p），50Ω阻抗上的有效值为-56.2dbm。信道带宽定义为20khz，前端总的噪声系数定为16db，则由（3）式，接收机前端总增益可计算如下：总增益 = -56.2 + 174 - 10log20000 –16 = 58.8db 。考虑到一定的余量，设计时将接收机前端总的增益确定为60db。60db的总增益在前端各模块中的分配如图2所示。
图2 模拟前端增益分配图
2.2 模拟和数字agc控制范围的选取
在短波数字接收机中，其模拟前端动态范围一般设计得较大，因此随着输入信号由灵敏度电平起逐渐增大，必须采用模拟和数字agc联合控制才能保证输出的恒定。确定前端模拟agc和数字agc起控点和控制范围，是短波数字接收机必须考虑的问题。在这种大动态范围的接收机中，保证a/d不工作在饱和状态就成了设计agc起控点的依据。为不使a/d饱和并尽量减小其非线性的影响，需要为a/d正常工作留出足够的“静空”（head room）。通常考虑以下因素来设置a/d的“静空”：(1)信号的峰/均值电压之比可能比较大，就调幅话音信号而言通常可达到20db；(2)落入a/d输入带宽之内，而位于信息带宽之外的强干扰信号可能存在，需要留出一定的“静空”，如20db，以防止a/d进入饱和；(3)如果要采用欠取样，则必须考虑a/d的满刻度功率带宽的影响，若不用满刻度输入，则可增加a/d的工作带宽，同时也因输出电平的降低，减小了扭动速率和孔径抖动效应引入的噪声。
在我们的设计中，综合考虑以上因素，为ad6644正常工作留出40db的“静空”，也就是ad6644的高7位，其中20db用来处理信号波动， 20db用来处理外来干扰。ad6644的满刻度输入电平为2v（p-p），即10dbm（50Ω阻抗上的有效值），则其稳定输入电平为10dbm - 40db = -30dbm，即20mv（p-p），而接收机模拟前端的总增益（最大）为60db，所以模拟agc起控点对应的射频输入信号幅度应为-90dbm,即20µv（p-p）。我们假设接收机接收信号的最高电平为-10dbm，即200mv（p-p），而此时模拟agc的控制作用达到饱和，则模拟agc的控制范围为20log(200mv/20µv) = 80db，这就是接收机模拟agc的控制范围，由前端模拟电路提供。当射频输入信号小于20µv（p-p）时，模拟agc失控。如果信号再减小20倍，即以1µv（-116dbm）电平射频输入，那么信号经前端电路放大后送入ad6644时恰为1mv（p-p），刚好对应于ad6644的一个有效量化电平976.6μv，故1µv（p-p）为该接收机的灵敏度信号电平。图3描述了14位ad6644的分配情况。
图3 ad6644各bit分配情况
综合以上分析，模拟agc起控点电平 = a/d稳定输入电平 - 前端增益 = -30dbm -60db = -90dbm ；模拟agc的控制范围 = -10dbm -（-90dbm）= 80db；数字agc起控点为灵敏度电平，即 -116dbm；数字agc的控制范围 = 模拟agc起控点电平 - 灵敏度电平 = -90dbm -（-116dbm）= 26db，数字agc用来补偿1µv（p-p）～20µv（p-p）之间射频输入信号的变化。另外考虑到模拟agc输出的信号电平可能会有一倍左右的变化，所以数字agc需要具有约26db + 3db = 29db的控制范围，这29db由后续的数字电路部分提供。
2.3 模拟前端噪声系数的考虑
所有的射频接收都是对系统信噪比（snr）的一系列处理。所以，混频器、滤波器、放大器以及本振产生的噪声都应该降至最小。对于无源、有损耗的器件，例如滤波器，其噪声系数可按下式计算：
式中f是器件的噪声系数，l是器件的损耗，t是器件的绝对温度。对于有损耗的元器件级联状态下的总噪声系数可由下式给出：
其中，f是等效的总噪声系数，fn是第n级的噪声系数，gn-1是第n-1级的增益。从上式可以看出，接收机的总噪声系数由系统内各级的噪声性能共同决定，前面几级的噪声系数对系统影响较大，特别是第一级的影响最大。因此，在选择位于接收机前端的元器件，例如lna和混频器时，其噪声系数应尽可能的小，以保证整机的噪声性能。
3 模拟前端主要模块器件的选择
在第二部分讨论模拟前端总体方案设计时，我们涉及的系统性能指标主要是灵敏度和动态范围，而在选择器件时，我们主要考虑的性能指标是噪声性能、三阶截点以及各种干扰的抑制性能等。根据图1所示总体框图，我们主要讨论三个模块器件的选择。
3.1 低噪声放大器(lna)
lna位于接收机的前端，所以要求它的噪声系数越小越好；同时为了抑制后面各级器件噪声对系统的影响，还要求它有一定的增益；但lna本身是个宽带放大器，考虑到输入输出匹配以及带内平坦度，增益又不宜过大，根据我们的设计，增益控制在10db ～ 15db，同时具备一定的agc能力，agc范围在 0db ～ 10db。
基于以上几点考虑，我们选择了sony公司生产的双栅场效应管3sk165来完成lna的设计。该产品在室温测试下具有极小的噪声系数1.2db，工作频带可达800mhz，最高增益为20db，器件指标满足设计要求。通过改变增益控制栅对源极的电压，可使lna的增益在 0db ～ 10db范围内变化。
3.2 混频器
在采用一次变频方案的短波数字接收机中，混频器是相当关键的一个环节，直接影响整机的灵敏度、隔离度、三阶截点、各种干扰抑制性能以及动态范围等重要性能指标。我们在设计中选择了ad831。它是ad公司生产的低失真、宽动态范围的单片有源混频集成电路，由混频器、限幅放大器、低噪声输出放大器等模块组成，主要用于hf和vhf接收机中射频到中频的频率转换。ad831采用双差分模拟乘法器混频电路，具有24dbm三阶截点，三阶互调失真小，同时有10dbm的1db压缩点，线性动态范围大，满足我们的设计要求。
3.3 中频放大模块
模拟前端的增益及动态范围主要靠中频放大模块提供。它是一个窄带放大器，容易将增益做得高一些，但我们采用的是一次变频方案，在一个频点附近也不可能把增益做得太高，否则容易自激，在我们的设计中将中频增益定为56db，agc动态范围70db（-14db ～ 56db）。我们选用了ad公司的低噪声可变增益放大芯片ad603。它在90mhz带宽范围内具有-11db ～ 30db的增益变化，增益与控制电压呈线性关系。我们用两片ad603级联起来实现70db的动态范围。
4 实验数据
表1所示为模拟前端的实测数据。从表1可以看出随着输入信号的增大，模拟agc和数字agc各自的控制范围以及各部分增益变化情况，送入a/d的信号电平始终在控制范围内。
