我的7～500MHz VNA，半途留照 [复制链接]

自主设计的7～500mhz vna现已完成绝大部分的硬件：跟踪信号源、矢量接收机、单片机及lcd显示、程控衰减器（它的驱动还没有做）。
这里集各种制版方式之大成，计有：单面洞洞板、双面洞洞板、死虫式搭棚焊、手刻板、光刻pcb。 :d
单片机用的是拥有128k巨量flashrom的atmega128，实际上mega64已经足够我用，之所以用的是mega128，只是因为在哈尔滨能买到够便宜的。
我的这个设计是真正的网络分析仪的架构，它的信号检测部分是跟踪接收机而非diy中常见的宽带检测器。现在数字和模拟部分的连接已经基本完成，剩下的工作主要是组装和软件设计。这两项看似都是体力活，实际上都相当的棘手，希望两个月后能够完成这些。
图中的模块依次是：
时钟源、1～1.5ghz pll-vco、1004.5mhz pll-vco、alc放大器、接收机的r/a通道；

单片机及3.2寸lcd、1000mhz pll-vco、本振的三分配放大器、程控衰减器、接收机的b通道。

顶一个，bull

看起来很刺激

漂亮，顶一个。

太帅了

强帖要留名...

非常刺激 继续看

频率低端只能到7mhz是受什么的限制呢？

[quote=刺猬]频率低端只能到7mhz是受什么的限制呢？[/quote]
考虑到各种干扰因素和中频滤波器的抑制能力，做如下安排：射频系统时钟 < 中频（一次变频，只有一个中频） < 最低工作频率，而且时钟和最低工作频率都得在中频滤波器的带宽之外。设计的射频pll系统时钟是3.2mhz，中频是4.5mhz，中频滤波器的带宽不能过窄，否则会造成大的相位偏差，所以最低工作频率也只好做到7mhz了。
另外受本人能力所限，无法把两个跟踪信号源的差频做到更低，所以4.5mhz的中频对我来说也是无奈之举。这个中频显然是越低越好！

要是那些接口都是黄金的。。。。这个的价值含量就相当高了~~~~

给力顶,,,,,,,,,,,,,,,,,,,,,,,,,,,,

给力顶,,,,,,,,,,,,,,,,,,,,,,,,,,,,

楼主好手艺！

顶。。。。

小声问一句：矢量接收机的原理是什么？

大哥终于把东西晒出来了

'

大哥终于把东西晒出来了

'
呵呵，程控衰减器用的是你的板子！！

很给力。。

这个东西看不懂也要顶一下。牛啊

高手呀！这个也diy，不一般。