论坛风格切换切换到宽版
  • 10046阅读
  • 31回复

为什么没有人做个DDS+PLL的频率合成器呢?既有DDS的小步进,又有PLL的高质量的信号输出! [复制链接]

上一主题 下一主题
离线BA5AC
 
发帖
1640
只看楼主 倒序阅读 0楼 发表于: 2008-03-04
用过ad9850之类的dds来改装机器的人都知道,直接dds虽然波形看起来没什么问题,但是使用效果总是不好,本底噪音大,接收弱信号很勉强。现代日本的商品收发信机器无一例外全部是采用dds+pll形式,效果非常好。现在随着dds器件价格的下降,diy是否可行呢?期待高手出现,为大家提供优秀的套件,yy中.....
离线vlover
发帖
280
只看该作者 1楼 发表于: 2008-03-04
70年代就已经有了;80年代就已经普及了
离线BA5AC
发帖
1640
只看该作者 2楼 发表于: 2008-03-04
dds优点
(1)输出频率相对带宽较宽
  输出频率带宽为50%fs(理论值)。但考虑到低通滤波器的特性和设计难度以及对输出信号杂散的抑制,实际的输出频率带宽仍能达到40%fs。

(2)频率转换时间短
  DDS是一个开环系统,无任何反馈环节,这种结构使得DDS的频率转换时间极短。事实上,在DDS的频率控制字改变之后,需经过一个时钟周期之后按照新的相位增量累加,才能实现频率的转换。因此,频率转换的时间等于频率控制字的传输时间,也就是一个时钟周期的时间。时钟频率越高,转换时间越短。DDS的频率转换时间可达纳秒数量级,比使用其它的频率合成方法都要短数个数量级。

 (3)频率分辨率极高
  若时钟fs的频率不变,DDS的频率分辨率就由相位累加器的位数N决定。只要增加相位累加器的位数N即可获得任意小的频率分辨率。目前,大多数DDS的分辨率在1Hz数量级,许多小于1mHz甚至更小。

 (4)相位变化连续
  改变DDS输出频率,实际上改变的每一个时钟周期的相位增量,相位函数的曲线是连续的,只是在改变频率的瞬间其频率发生了突变,因而保持了信号相位的连续性。

 (5)输出波形的灵活性
  只要在DDS内部加上相应控制如调频控制FM、调相控制PM和调幅控制AM,即可以方便灵活地实现调频、调相和调幅功能,产生FSK、PSK、ASK和MSK等信号。另外,只要在DDS的波形存储器存放不同波形数据,就可以实现各种波形输出,如三角波、锯齿波和矩形波甚至是任意的波形。当DDS的波形存储器分别存放正弦和余弦函数表时,既可得到正交的两路输出。
 (6)其他优点
  由于DDS中几乎所有部件都属于数字电路,易于集成,功耗低、体积小、重量轻、可靠性高,且易于程控,使用相当灵活,因此性价比极高。

  DDS也有局限性,主要表现在:
  (1)输出频带范围有限  由于DDS内部DAC和波形存储器(ROM)的工作速度限制,使得DDS输出的最高频率有限。目前市场上采用CMOS、TTL、ECL工艺制作的DDS芯片,工作频率一般在几十MHz 至400MHz左右。采用GaAs工艺的DDS芯片工作频率可达2GHz左右。
  (2)输出杂散大   由于DDS采用全数字结构,不可避免地引入了杂散。其来源主要有三个:相位累加器相位舍位误差造成的杂散;幅度量化误差由存储器有限字长引起造成的杂散和DAC非理想特性造成的杂散。
离线BG6QBY
发帖
12183
只看该作者 3楼 发表于: 2008-03-04
'
用过ad9850之类的dds来改装机器的人都知道,直接dds虽然波形看起来没什么问题,但是使用效果总是不好,本底噪音大,接收弱信号很勉强。现代日本的商品收发信机器无一例外全部是采用dds+pll形式,效果非常好。现在随着dds器件价格的下降,diy是否可行呢?期待高手出现,为大家提供优秀的套件,yy中..... [表情] [表情] [表情] [表情] [表情] [表情] [表情]
'


有啊,据小道消息,6bf下步准备推出的就是这样的套件了。
离线BA8CW
发帖
2483
只看该作者 4楼 发表于: 2008-03-04
'
用过ad9850之类的dds来改装机器的人都知道,直接dds虽然波形看起来没什么问题,但是使用效果总是不好,本底噪音大,接收弱信号很勉强。现代日本的商品收发信机器无一例外全部是采用dds+pll形式,效果非常好。现在随着dds器件价格的下降,diy是否可行呢?期待高手出现,为大家提供优秀的套件,yy中..... [表情] [表情] [表情] [表情] [表情] [表情] [表情]
'


也,这个办法好!dds本底噪音偶的感触深啊!!!5ac你这个建议很好哦,就是不晓得做起来难度大不大?
发帖
1265
只看该作者 5楼 发表于: 2008-03-04
这个套件应该可以算是个diy里程碑式的套件吧?
离线BG2BHC
发帖
5337
只看该作者 6楼 发表于: 2008-03-04
k2似乎采用了这种电路吧..
我想应该会降低高分辨率pll的制作难度 不需要多环
离线powermax
发帖
4634
只看该作者 7楼 发表于: 2008-03-04
这样的pll,做单个环就可以了吗?步进做成多少合适?
离线BD6AHP
发帖
3611
只看该作者 8楼 发表于: 2008-03-04
'
也,这个办法好!dds本底噪音偶的感触深啊!!!5ac你这个建议很好哦,就是不晓得做起来难度大不大?
'
是的,只用dds一味地追求高的频率分辨率在实际通联中并没有太大的意义,如何在满足日常通联频率步进需要的同时降低自身带来的杂散干扰信号才是最重要的。
离线bg4iww
发帖
8697
只看该作者 9楼 发表于: 2008-03-04
只是这样做电路复杂了不少,不利于电路的小型化,另外调整也变复杂了
离线BD8BT
发帖
283
只看该作者 10楼 发表于: 2008-03-04
我正准备做,不过还要等几个月,能不能成功还不敢肯定。
离线bg6qbt
发帖
7255
只看该作者 11楼 发表于: 2008-03-05
据我了解的情况,是早有人在做了,输出70-100MHZ,有空联系一下了解进展情况.
离线BA7EI
发帖
7096
只看该作者 12楼 发表于: 2008-03-05
采取什么样的本振形式或者采用了什么样的高级元器件不十分重要。
据我了解的情况,这需要你们这些真正高手来做,并去实践。实际上pll如果电路处理得不当,输出杂散还不如ad9951直接输出!

[quote=diy界的高手ba6bf]于2007-07-05, 05:15 曾经说过:
不能光聊,还要动手试验。

如果聊天就能实现四化,那就太轻松了。

多动手吧,少点口水。[/quote]

希望此帖不是吹水帖!关于“双极型晶体管组成的模拟乘法器能否做到很高的动态范围”的争论,至今依然没有结果。
离线小比尔/5
发帖
2582
只看该作者 13楼 发表于: 2008-03-05
'
双极型晶体管组成的模拟乘法器能否做到很高的动态范围[/url]”的争论,至今依然没有结果。
'
+Re

mc13143
dc~2.4ghz
1db压缩点:3.0dbm,线性范围可调
ip3:20dbm@2.3ma
nf:12db
变频增益:3db

仅提供信息,无法确定能否适用
离线powermax
发帖
4634
只看该作者 14楼 发表于: 2008-03-05
用dds作为pll的基准振荡器,改变dds频率达到改变pll输出频率。
假如要pll输出变化1k,那dds应该变化多少,该怎样计算?

是不是这样:假设pll输出27兆,基准10.24兆,可变分频比2700,参考分频比1024,步进10k。
若10.24变为10.241,那输出频率应该是(10.241/1024)*2700=27.00263?
离线BA7EI
发帖
7096
只看该作者 15楼 发表于: 2008-03-05
[quote=小比尔/5]+Re

mc13143
dc~2.4ghz
1db压缩点:3.0dbm,线性范围可调
ip3:20dbm@2.3ma
nf:12db
变频增益:3db

仅提供信息,无法确定能否适用[/quote]
bg6ec也曾经推荐过一款高指标的由双极型晶体管组成的模拟乘法器:

'
7ei可能没有接触过sl6440这个芯片。它是双极型工艺的,可工作到100m。可惜存市时间比较短,采用它的机器很罕见。我所知,仅英国lowe hf150。价格也不明朗,在深圳华强北有少数商贩有售。google的话会发现
sl6440 iip3=+30dbm, 1db压缩点=+15dbm, nf=11db。
根据公式计算,无杂散动态范围应该在107db左右。
作为对比,列出ne612的相关参数:
ne612 iip3=-13dbm, nf=5db。
无杂散动态范围应该在81db左右。
'

但是至今没有人用事实去证明由“双极型晶体管组成的模拟乘法器能够做到很高的动态范围”。

本主题的dds+pll做到非常好时可以在电路相对简单的前提达到小步进低杂散;但这不是唯一的也不是最低成本的既有小步进,又有低杂散信号输出的方案,比如说ad公司还生产高分辨率小数分频pll芯片呢,可惜没有人去开发套件。
离线BG7IBQ
发帖
21205
只看该作者 16楼 发表于: 2008-03-05
'
bg6ec也曾经推荐过一款高指标的由双极型晶体管组成的模拟乘法器:
但是至今没有人用事实去证明由“双极型晶体管组成的模拟乘法器能够做到很高的动态范围”。
本主题的dds+pll做到非常好时可以在电路相对简单的前提达到小步进低杂散;但这不是唯一的也不是最低成本的既有小步进,又有低杂散信号输出的方案,比如说ad公司还生产高分辨率小数分频pll芯片呢,可惜没有人去开发套件。
'


7ei又在放毒,ad公司的高分辨率小数分频pll芯片有没有具体型号?
离线BA7EI
发帖
7096
只看该作者 17楼 发表于: 2008-03-05
'
7ei又在放毒,ad公司的高分辨率小数分频pll芯片有没有具体型号?
'
当然有啊,我从不无的放矢的,才3美元/片,比dds+pll方案便宜且电路简单
离线BG7KH
发帖
4815
只看该作者 18楼 发表于: 2008-03-05
碗里的方便面为什么不是总统套餐?
都是吃的啊。
离线BA6BF
发帖
16982
只看该作者 19楼 发表于: 2008-03-06
'
据我了解的情况,这需要你们这些真正高手来做,并去实践。实际上pll如果电路处理得不当,输出杂散还不如ad9951直接输出!
希望此帖不是吹水帖!关于“双极型晶体管组成的模拟乘法器能否做到很高的动态范围”的争论,至今依然没有结果。
'

兄弟可从来没有自吹自擂过是"Diy界的高手",可不敢胡说.我只是经常把想到的东西做成套件而已,自己玩连带着兄弟们一起玩.这个圈子里高手多的很,我可没胆量自称高手.老胡以后可不能再这么说了.

DDS+PLL的技术由来已久,通常来说可以汲取DDS和PLL这两种形式的优点,比如DDS的小步进和PLL相对干净的信号输出。但是带来的制作上的麻烦则比单纯上述两种形式更加突出点,比如软件上算法就要适应这种组合,否则带来的频率累积误差会让实验失败。同时对PLL电路的调整则一点也没简化,这些都是问题。如果那么好解决,也不至于到目前为止国内还没有一款类似的这种套件出现。

路是人走出来的,同样也需要有人去探索从未有人走过的路,否则国内的DIY千篇一律的开展,哪里还能谈的上发展?纯DDS频率合成器的二次开发国内已经达到了很高的水平,客观的说即使放到国际业余DIY界上也不算落后的。纯PLL的二次开发国内也有过多次套件开发,比如最近BG7KH开发的微型的PLL就在功能上和实践上取得了很大的成功。

那么我个人觉得进行一些别的频率合成器形式的开发工作是很有必要和前瞻性的,这也是常规DIY开发实验的一种补充吧。

老胡我一直都认为你的理论知识非常丰富,知识面也非常广。从理论这个层面上来说,你绝对是一个真正的高手。这也是我一直十分钦佩的,不过如果你能把丰富的理论知识用于DIY的实践,而不仅仅用来聊天和抬杠,那你简直可以成为我的业余无线电生涯中另一位偶像了,呵呵。