PLL控制VCO频谱有问题 [复制链接]

用1504控制一个81~115MHZ的靠鼻子振荡器，信号直接用10pF的电容从振荡器耦合到1504，射随后边跟了个MMIC做放大，有些问题请教，问题如下：
1,、频谱成下图这样Mark1、2到R间隔大约50KHZ，似乎是从1504上边调制进去的？去掉PLL就没有了



2、杂散也不忍直视，二次谐波到了-2dBm。
3、84.5MHz以下时频谱很糟糕，在谐振频率附近出现多个波峰。
4、这样的信号（85~115）质量，加入送去混频做接收的话会有什么问题？

还有个用ADS2009U1仿真VCO的问题，调了十来次参数并仿真后就一直开着没管，然后这个工程文件就变得巨大无比，怎么回事？

检查PLL环路滤波器参数，降低VCO震荡幅度，尽量把VCO输出进过缓冲放大后再送到PLL鉴相。可以参考C150本振电路

研究技术的都是好同志。。

永远的FM:检查PLL环路滤波器参数，降低VCO震荡幅度，尽量把VCO输出进过缓冲放大后再送到PLL鉴相。可以参考C150本振电路 (2017-11-28 12:34) 

谢谢回复！照你说的做了修改，也调整了直流偏置，基本上解决了，但是杂散还是挺大，２、３次谐波有－１０dbm,主信号１７dbm..有调整过电容的取值，有变化，有时间在慢慢调。

bg6qbt:研究技术的都是好同志。。 (2017-11-28 14:16) 

想DIY 点东西玩，没文化总是会碰一鼻子灰…

可以多参考一些成品电台，射频仪器里面VCO电路设计方案。VCO震荡幅度不完全由直流偏置决定，跟反馈也有关系，慢慢调整实验。主信号17，谐波-10，相差27db，效果还算可以，输出放大部分考虑再优化一下。

PLL就别管谐波了，谐波丰富还有时候有利于降低相噪，因为PLL是数字计数器做的，分频器需要一个比较干脆的沿来做计数，而相噪往往分布在主频附近，与环路滤波器参数、VCO和PLL电源的纯净度关联也较大。