遇到一件怪事 [复制链接]

我的五一就被这件怪事给消磨了

具体是这样的 本来搞好的程序在开发板上多通过了

为了提高可靠性和抗干扰能力 在原来的开发板后面加了一级光耦隔离

在程序上取了个逻辑反 理论上只是增加了隔离而已。怪事就出现了。

电路好像没有收到信号一样 没有反应。

于是我就用示波器看了光耦的输出是否和开发板上的输出一致 结果是一致的

多是串行24bit数据 数据大家多为10000011 11111011 只是电压幅度值有些

差异（用了tlp521-4 我特意降低了通讯速率 大概在0.5k左右）

光耦的输出高电平为2.8-3.0v 低电平为0.2-0.5v

用单片机直接输出为 高电平3.2-3.3v 低电平0v-0.2v

逻辑 时序 多没问题 就是电压有差异 cpld的io逻辑是cmos的

也就是1/2vcc是翻转点 1.65v左右 也应该没有问题啊 怪事了

坛内弟兄有无遇到此类怪事 还请指点一二

详细的波形如附件 一个是直接输出 一个是光耦输出

朕不懂绑定

521很多假货
貌似速度跟不上。
尤其是启动速度。

没看明白是什么接口？异步？同步？

已经考虑到速度问题 所以每个clk大概10ms周期

这么低的速度 应该不会有问题的 再说示波器上看好像延时也不是太厉害

因该不是这个问题哦

楼主，其实我挺怀疑问题出在简单的地方。会不会是极性反转的代码存在bug？

不会的 只要看我上传的图片 就可知道了

输出的逻辑是对的

前两位10是crc校验位 后六位是地址

只要地址不错 就不会写错寄存器

单片机加上拉看看，我觉得驱动能力问题，或者饱和。。

建议增加cmos非门缓冲。

驱动能力不足的话 高电平不会那么高 低电平也不会那么低（现在在0.2-0.3左右）

因该不是驱动能力不足的问题 再说我的速度并不快。

加非门的作用是否也是增加驱动能力 提高信号传输的匹配性兼容性？


以上问题我多考虑过 只有一种解释 那就是有可能io坏了

等明天我自己测试一下就知道了 发现fpga/cpld的io很容易烧毁

我的一块ep2c8的板子 昨天还点亮的 今天突然就不行了 芯片烫手

估计是今天没洗手 手上有静电 开发板也没有做好抗esd的处理 所以

我要自己换一块fpga q208封装的 痛苦啊

'

驱动能力不足的话 高电平不会那么高 低电平也不会那么低（现在在0.2-0.3左右）
因该不是驱动能力不足的问题 再说我的速度并不快。
加非门的作用是否也是增加驱动能力 提高信号传输的匹配性兼容性？
以上问题我多考虑过 只有一种解释 那就是有可能io坏了
等明天我自己测试一下就知道了 发现fpga/cpld的io很容易烧毁
我的一块ep2c8的板子 昨天还点亮的 今天突然就不行了 芯片烫手
估计是今天没洗手 手上有静电 开发板也没有做好抗esd的处理 所以
我要自己换一块fpga q208封装的 痛苦啊

'
问题解决啦吗？

直接io驱动是可以的 怪事

算啦 先这样驱动吧 大不了用4pcs 521-4做并行总线来搞这个

顺便show一下 我多灾多难的自制设备

楼主要diy雕刻机？

不是 是放电加工机

在硬质合金上 转0.05mm的孔

'

不是 是放电加工机
在硬质合金上 转0.05mm的孔

'
那么里面那三个一样的板子是干嘛用的？

是开关电源板

这个可能是速度问题 因为在写verilog时scl这个信号用的是posedge

那么就存在一个setup time和hold time的问题

由于521-4的速度达不到 所以才会不动作的

'

这个可能是速度问题 因为在写verilog时scl这个信号用的是posedge
那么就存在一个setup time和hold time的问题
由于521-4的速度达不到 所以才会不动作的

'

521几十khz的方波没有问题。

'

521几十khz的方波没有问题。

'
是啊，还是驱动能力问题吧。

是可以理解为驱动能力不足的问题

主要是setup time的问题 也就是在fpga中经常

遇到的时序约束问题 没想到在大规模的cpld中也会

（是epm2210 相当于半个c5）

遇到相同的问题 一般cpld不考虑约束的问题