使用ZL30159做的GPS驯服低噪声任意频率时钟 [复制链接]

bg6eid:请教一个问题，之前看到另一个帖子中使用CPLD做的数字锁相环，查资料看里面涉及到一个数字控制振荡器。一直搞不懂这个数控振荡器到底是个什么东西。而且说是纯数字的，那样的话如果CPLD主 .. (2014-06-11 04:36) 

我用EP3C5  NCO 可以跑到 700MHz，输出波形还算稳定。

BG6KHC:我用EP3C5  NCO 可以跑到 700MHz，输出波形还算稳定。 (2014-06-11 18:16) 

700M，甚是强大啊。请问你用的速度等级是多少？看手册C6也就到500M，而且还是虚标严重的情况

bg6eid:700M，甚是强大啊。请问你用的速度等级是多少？看手册C6也就到500M，而且还是虚标严重的情况 (2014-06-11 19:47) 

纸上谈兵木有用滴、买块板子自己体验下哦。

我用EP3C5板子，亲自测试的，看着频率不断提高，输出波形仍然良好，我也很惊讶。

FPGA确实是可以超频使用，但是全温度范围就要小心了。关于那个CPLD做的数字锁相环我也没看明白怎么实现的，估计是小数分频器和鉴相器在CPLD里实现，然后用VOCXO做为低噪声信号源与参考源进行锁相，锁相带宽应该可以很窄，越窄相噪相对就好控制。CPLD目前做NCO估计资源还是不够的，另外简单NCO如果不用DA的话再不经过DA后的平滑滤波，它的相位输出抖动会较大。这部分请参考DDS原理。不过CPLD及FPGA做的鉴相器会有器件噪声大及拉灌电流不对称的问题，一般数字电路这部分很难做的像专用PLL电路那么考究，专用芯片的充放电电流部分可以做到低噪声及恒流，这都会影响最终系统性能。