PLL环路滤波器设计的难题！ [复制链接]

[quote=淡荣生]嵌入收发信机，收发转换锁定时间过长不好，鉴相频率增加步进就无法达到1k.
此外鉴相器已集在mb1504中，无法另选了。[/quote]

vco是外接的吧？
如果vco采用lc振荡器，那么应当尽量提高回路的品质因数(q值)。在锁相环中，振荡器实际上是一个相位积分器，如果振荡器的q值较高，相当于积分器的时间常数增大，有利于减小输出相位噪声。

鉴相频率不方便改变在我意料之中。
而修改环路带宽是不得已的方法，因为修改环路带宽带来的锁定时间增加也是无可奈何的事情。
提高vco的性能倒是不需要做什么妥协，但实现起来也比容易。

但无论如何，要解决你所提出来的问题，大概不会再有其他方法了。

最后一个问题是修改环路滤波器。mc1504应当采用了电荷泵电路，电荷泵电路我不是很熟悉。但如果我没有记错，这种电路的实际相能相当于通常的二阶锁相环中的超前-滞后滤波器，如果这样的话，那么将环路滤波器改成有源滤波器将不会带来额外的好处。

今天陪xyl排了一天队，有时间写点东西大家一起讨论。
vco的频率调节范围与变容二极管电容的容值调节范围直接相关，控制电压的变化范围一定的情况下（我一般取0.5v～4v），增大变容二极管变比，即提高cmax与cmin的比值，可实现宽频率覆盖。但这样会导致vco的增益过高，从pll设计的角度来说是不可取，它会使vco相位噪声恶化，和容易停振。vco的增益控制在合理的范围内，有利于提高vco稳定性和指标。
楼主的vco是20mhz/v,vco的增益太高，还有泵电流1ma也大。
建议:用于短波机器vco是2mhz/v，uv机器5～10mhz/v。

在easypll中設定的參數好像有點問題‧‧‧‧‧

1) vco gain 是不是實測得出20mhz/v ？用5v的電壓，vco在要求範圍在43mhz~28mhz，對應的電壓差只是0.75v，好像不太合理。

2)看看mb1504的datasheet，i(doh)是-2.0ma，i(dol)是6.0ma。樓主在easypll中，charge pump gain 用1ma，好像不大對。

3)再看看mb1504的datasheet，charge pump 的漏電i(doz)逹到1ua，實在較大，加上i(doh)和i(dol)不對稱，1khz 的reference spur洩漏好像較難解決。

4)有沒有試試 optimization method 一項，選 optimize for "reference spur"？希望優化後得出的零件數值，可以令reference spur level 有幾個db的改善罷。

還有，看datasheet，有隻mb1504h的。d(ioh)/d(iol)比較上較為對稱，delta f vs. do output energy 也較少，值得一試。

'

实际应用mb1504做到1khz步进几乎不可能，做5khz尚可。1khz要用双环，或用12bit dac去调基准。

'


同感；10m以下勉强可用。adi有现成的小数频合和双环pll ic可用。另外，有线电视的增补高频头上也有类似的双环pll ic，自带预置分频器，i2c控制的，可以找找看。目前看来，pll大步进（50k-250k）+dds是很好的选择。典型的例子就是mc145152+ad9833。

单环1k..感觉似乎有点鸡肋.....

嗯，我做了一个
dds + mc1648 + bu2614 pll，333.33 倍频，100hz步进（极限为10hz），输出频率4~12mhz，100mvp-p
用拍频法与基准比较，无明显的频率抖动声
不过环路滤波器有点问题，锁定时间有点长
最好的一次是5秒左右从4mhz锁到11.0592mhz(捕捉带变窄,两头的频率会跳)
为了稳定，现在是30秒左右

1648的宽带覆盖特性不是很好，振幅会变，包括加上agc电路也一样

用在40m段，就先给vco加电压，然后让它向下锁（下锁比上锁快）

现在自己做的1k pll都是用mb1507，感觉还可以。等我把板子调好了就给大家看看1507做的1khz vco相位噪声图。

你的问题也许是环路滤波器漏电太大的关系！！你环路滤波器里的那个微法级电容用的是铝电解，也许原因在这里。那里应该至少是用钽电容，最好用几个高容量独石拼！！

[quote=hk大飛]在easypll中設定的參數好像有點問題‧‧‧‧‧

1) vco gain 是不是實測得出20mhz/v ？用5v的電壓，vco在要求範圍在43mhz~28mhz，對應的電壓差只是0.75v，好像不太合理。

2)看看mb1504的datasheet，i(doh)是-2.0ma，i(dol)是6.0ma。樓主在easypll中，charge pump gain 用1ma，好像不大對。

3)再看看mb1504的datasheet，charge pump 的漏電i(doz)逹到1ua，實在較大，加上i(doh)和i(dol)不對稱，1khz 的reference spur洩漏好像較難解決。

4)有沒有試試 optimization method 一項，選 optimize for "reference spur"？希望優化後得出的零件數值，可以令reference spur level 有幾個db的改善罷。

還有，看datasheet，有隻mb1504h的。d(ioh)/d(iol)比較上較為對稱，delta f vs. do output energy 也較少，值得一試。[/quote]
,呵呵，只怪我英文水平太菜，只看懂部分参数，只设置部分，所以仿真出来的是有问题了的。

[quote=永远的fm]确实是。刚刚才发现楼主的vco变化范围超乎我预料，自己的ft180a带宽只有3mhz左右。我觉得如果要做到这么大变化范围那肯定要提高环路稳定时间（专业术语不懂，飘过）。既然生板已经蚀成成品，那也无法，降低变化范围试试吧。[/quote]
降低变化范围就不符合我设计的要求了，因为这个vco打算用于二次变频的10m机，第一中频是10.7m，也就是说覆盖范围专少也要十几m吧。

[quote=梭鱼]你的问题也许是环路滤波器漏电太大的关系！！你环路滤波器里的那个微法级电容用的是铝电解，也许原因在这里。那里应该至少是用钽电容，最好用几个高容量独石拼！！[/quote]
环路滤波器微法级电容采用了钽电解。

[quote=永远的fm]现在自己做的1k pll都是用mb1507，感觉还可以。等我把板子调好了就给大家看看1507做的1khz vco相位噪声图。[/quote]
严重支持分享！

跟踪慢也是正常的，因为检相的频率就只有1khz，大约100ms之内环路能稳住就已经很理想了，否则有可能增加嗡声。

不错！！！

建议增加鉴相频率~

越帮越忙 帮忙吗！

r8阻值小了点；变容二极管改对地端两个并连；串连变容二极管做的lc震荡电路，在专业机pll的设计里不多见。mb1504的输入端用电感耦合，可以改善信号纯度 隔离度 阻抗。压控震荡器电源对地反接一只二极管。如果，是在频率不改变的情况下，调节压控震荡器的电感在某一位置，1khz的声音可以变到最小。就这么点经验，希望能帮上您的忙。

'

越帮越忙 帮忙吗！
r8阻值小了点；变容二极管改对地端两个并连；串连变容二极管做的lc震荡电路，在专业机pll的设计里不多见。mb1504的输入端用电感耦合，可以改善信号纯度 隔离度 阻抗。压控震荡器电源对地反接一只二极管。如果，是在频率不改变的情况下，调节压控震荡器的电感在某一位置，1khz的声音可以变到最小。就这么点经验，希望能帮上您的忙。

'
感谢分享经验，有空我试一下。做pll理论是支持，更重要的是实践，有时理论与实际值相差甚远，不信消灭不了1k的噪声。此外r8指哪个电阻?，压控震荡器电源对地反接一只二极管何意？你的第一贴给我了？

r3 40k-50k。 不知道为什么？图片没有上传。给您发e-mail
您的淘宝店，我看了没有这个频率合成器。想拍一套。

'

r3 40k-50k。 不知道为什么？图片没有上传。给您发e-mail
您的淘宝店，我看了没有这个频率合成器。想拍一套。

'
图中并没有r3啊。图片要经过压缩才能上传。没有调试成功，不会组织套件。

1，增加一个辅助跟踪电压（提高锁定速度，以适应宽带跟踪锁定）。
2，降低lpf带通（所带来的锁定时间过长由辅助电压改善）。

个人看法。

翻看了历年来有关环路滤波器的贴子，没有发现有人发过相关的计算方法。
请问，有人懂这个吗？

建议改用可更改电苛泵电流的pll,(如tb31202….) 在正常(tx或rx)模式时设定为+/-0.1ma.那么1khz的噪声会小一点.而在转变频道的时候就用+/-0.8ma的电苛泵电流.,频道稳定后就设定回+/-0.1ma.而这种做法对pll的写入会很频繁,最终转变频道的时间也会变长.
tb31202另有一个sw输出,可以利用这个open drain的输出用作控制环路滤波器的带寛.在tx模式时把带寛变小,那1khz的噪声也会小一点.而rx模式就把寛变增大,那锁定时间便会快点.
还有一点,就是在调制vco时环路滤波器的带寛必须要小于音频十倍(我的经验).如语音范围是250hz到3.4khz,那环路滤波器的带寛最好小于10hz